JPH0117897Y2 - - Google Patents
Info
- Publication number
- JPH0117897Y2 JPH0117897Y2 JP16265784U JP16265784U JPH0117897Y2 JP H0117897 Y2 JPH0117897 Y2 JP H0117897Y2 JP 16265784 U JP16265784 U JP 16265784U JP 16265784 U JP16265784 U JP 16265784U JP H0117897 Y2 JPH0117897 Y2 JP H0117897Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- sampling
- vertical
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005070 sampling Methods 0.000 claims description 58
- 238000001514 detection method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は、オートフオーカス制御を為すビデオ
カメラのサンプリングエリア表示回路に関する。
カメラのサンプリングエリア表示回路に関する。
(ロ) 従来の技術
ビデオカメラより得られる輝度信号をサンプリ
ングして、その高域成分が最大となる様にフオー
カスリングを回動せしめるオートフオーカス制御
機構に付いては、従来より種々の提案が為されて
いる。しかし、それらの多くは画面中央の一定範
囲をサンプリングエリア(フオーカス制御エリ
ア)としてオートフオーカス制御を為すものであ
り、好むと好まざるとに拘らず焦点は必ず画面中
央に合つてしまい、使用上不都合が生じた。
ングして、その高域成分が最大となる様にフオー
カスリングを回動せしめるオートフオーカス制御
機構に付いては、従来より種々の提案が為されて
いる。しかし、それらの多くは画面中央の一定範
囲をサンプリングエリア(フオーカス制御エリ
ア)としてオートフオーカス制御を為すものであ
り、好むと好まざるとに拘らず焦点は必ず画面中
央に合つてしまい、使用上不都合が生じた。
そこで、出願人は、フオーカス制御エリアを任
意に変更すると共に、フオーカス制御エリアを電
子ビユーフアインダ上に表示する方法を、特開昭
59−107685号公報や特開昭59−105773号公報に提
案した。これら従来例は、エリア設定手段によつ
て画面上の任意のエリアを選択してオートフオー
カス制御を為すと共に、選択したエリアを電子ビ
ユーフアインダ上に表示している。
意に変更すると共に、フオーカス制御エリアを電
子ビユーフアインダ上に表示する方法を、特開昭
59−107685号公報や特開昭59−105773号公報に提
案した。これら従来例は、エリア設定手段によつ
て画面上の任意のエリアを選択してオートフオー
カス制御を為すと共に、選択したエリアを電子ビ
ユーフアインダ上に表示している。
(ハ) 考案が解決しようとする問題点
しかし、上述する従来例の場合、サンプリング
エリアのセンタに枠やバーを表示するのみでその
範囲を識別できなかつた。また、サンプリングエ
リア全体を高輝度又は低輝度とすることにより残
るエリアと視覚的な区別をする方法も一部に採用
されているが、輝度を変えると高輝度部分又は低
輝度部分が飽和することによつて見辛くなつた。
エリアのセンタに枠やバーを表示するのみでその
範囲を識別できなかつた。また、サンプリングエ
リア全体を高輝度又は低輝度とすることにより残
るエリアと視覚的な区別をする方法も一部に採用
されているが、輝度を変えると高輝度部分又は低
輝度部分が飽和することによつて見辛くなつた。
(ニ) 問題点を解決するための手段
そこで、本考案は、水平同期信号を計数入力と
する分周回路と、該分周出力に基づいてサンプリ
ングパルスを選択する選択回路と、該選択出力発
生時に映像信号に代えて定レベル信号を電子ビユ
ーフアインダに供給する表示多重回路をオートフ
オーカス制御回路に設けることを特徴とする。
する分周回路と、該分周出力に基づいてサンプリ
ングパルスを選択する選択回路と、該選択出力発
生時に映像信号に代えて定レベル信号を電子ビユ
ーフアインダに供給する表示多重回路をオートフ
オーカス制御回路に設けることを特徴とする。
(ホ) 作用
よつて、本考案によれば、サンプリングパルス
に同期して映像信号が間引かれるために、サンプ
リングエリアに細い横縞が表われてサンプリング
エリアの映像が明確に識別できることになる。
に同期して映像信号が間引かれるために、サンプ
リングエリアに細い横縞が表われてサンプリング
エリアの映像が明確に識別できることになる。
(ヘ) 実施例
以下、本考案を図示せる一実施例に従い説明す
る。
る。
まず、第2図は、本実施例の全体的な構成を示
す回路ブロツク図である。
す回路ブロツク図である。
まず、撮像素子より得られる映像信号中の輝度
信号Yは、プリアンプ1にて増幅されサンプリン
グ回路2に於てサンプリングエリアに対応する輝
度信号のみがサンプリングされる。このサンプリ
ング出力は、ハイパスフイルタ3に入力され、高
域成分のみが分離される。この高域成分は、検波
回路4にて振幅検波され、検波出力は積分回路5
に於てフイールド毎に積分される。この積分出力
は遅延回路6に於て1フイールド遅延される。比
較回路7は、積分出力と遅延積分出力とのレベル
を比較し、比較出力をフオーカスモータ制御回路
8に入力している。従つてフオーカス制御モータ
は積分出力が大となる方向に駆動されフオーカス
リング(図示省略)を合焦点位置に回動せしめ
る。
信号Yは、プリアンプ1にて増幅されサンプリン
グ回路2に於てサンプリングエリアに対応する輝
度信号のみがサンプリングされる。このサンプリ
ング出力は、ハイパスフイルタ3に入力され、高
域成分のみが分離される。この高域成分は、検波
回路4にて振幅検波され、検波出力は積分回路5
に於てフイールド毎に積分される。この積分出力
は遅延回路6に於て1フイールド遅延される。比
較回路7は、積分出力と遅延積分出力とのレベル
を比較し、比較出力をフオーカスモータ制御回路
8に入力している。従つてフオーカス制御モータ
は積分出力が大となる方向に駆動されフオーカス
リング(図示省略)を合焦点位置に回動せしめ
る。
上述する構成はフオーカス制御機構に於て周知
の構成である。
の構成である。
以下、サンプリングパルスの発生とサンプリン
グエリアの表示に付いて説明する。
グエリアの表示に付いて説明する。
先ず本実施例では、画面の縦横を8等分して成
る64ブロツクを縦横2ブロツクづつ合わせた小さ
な基本サンプリングエリアと、4ブロツクづつ合
わせた拡張サンプリングエリアの何れかを選択し
てサンプリングエリアを定めている。尚第3図は
拡張サンプリングエリアを画面中央に選んだ場合
のサンプリングエリア表示状態を模式的に示して
いる。
る64ブロツクを縦横2ブロツクづつ合わせた小さ
な基本サンプリングエリアと、4ブロツクづつ合
わせた拡張サンプリングエリアの何れかを選択し
てサンプリングエリアを定めている。尚第3図は
拡張サンプリングエリアを画面中央に選んだ場合
のサンプリングエリア表示状態を模式的に示して
いる。
ビデオカメラのキヤビネツト側面にマトリツク
ス状に64個の選択釦を配して成るエリア選択手段
9の選択出力はサンプリングエリア選択回路10
に於てデコードされ、3bitづつのデコード出力が
垂直レジスタ11と水平レジスタ12に入力され
る。前記各レジスタ11,12は3bitのレジスタ
であり、サンプリングエリアの右上のブロツク位
置を決定することになる。
ス状に64個の選択釦を配して成るエリア選択手段
9の選択出力はサンプリングエリア選択回路10
に於てデコードされ、3bitづつのデコード出力が
垂直レジスタ11と水平レジスタ12に入力され
る。前記各レジスタ11,12は3bitのレジスタ
であり、サンプリングエリアの右上のブロツク位
置を決定することになる。
一方、同期パルス発生回路13からは、垂直同
期信号を含む垂直ブランキングパルスVと水平同
期信号を含む水平ブランキングパルスHとカラー
サブキヤリアCとが導出されており、水平ブラン
キングパルスHを入力する1/32分周回路14の出
力は、垂直カウンタ15の計数入力とされる。前
記1/32分周回路14と垂直カウンタ15は垂直ブ
ランキングパルスVをリセツト入力としており、
3ビツトの垂直カウンタ15は映像信号に同期し
てフイールド毎に画面上のブロツクを縦方向に計
数することになる。また同様にカラーサブキヤリ
アCを入力する位相反転回路16は、カラーサブ
キヤリアCの位相がフレーム毎に反転することに
鑑み、カラーサブキヤリアCの位相をフレーム周
期で反転すべく、垂直ブランキングパルスVを入
力する1/4分周回路17の出力を反転制御入力と
している。この位相反転出力は1/24分周回路18
に入力され、その分周出力を3ビツトの水平カウ
ンタ19に入力している。従つて、水平カウンタ
19は映像信号に同期して水平走査毎にブロツク
を横方向に計数する。尚、前記位相反転回路16
及び1/4分周回路17は本実施例のサンプリング
エリアの表示形態を考慮して設けられたものであ
り、フオーカス制御のためには特に必要のない回
路である。
期信号を含む垂直ブランキングパルスVと水平同
期信号を含む水平ブランキングパルスHとカラー
サブキヤリアCとが導出されており、水平ブラン
キングパルスHを入力する1/32分周回路14の出
力は、垂直カウンタ15の計数入力とされる。前
記1/32分周回路14と垂直カウンタ15は垂直ブ
ランキングパルスVをリセツト入力としており、
3ビツトの垂直カウンタ15は映像信号に同期し
てフイールド毎に画面上のブロツクを縦方向に計
数することになる。また同様にカラーサブキヤリ
アCを入力する位相反転回路16は、カラーサブ
キヤリアCの位相がフレーム毎に反転することに
鑑み、カラーサブキヤリアCの位相をフレーム周
期で反転すべく、垂直ブランキングパルスVを入
力する1/4分周回路17の出力を反転制御入力と
している。この位相反転出力は1/24分周回路18
に入力され、その分周出力を3ビツトの水平カウ
ンタ19に入力している。従つて、水平カウンタ
19は映像信号に同期して水平走査毎にブロツク
を横方向に計数する。尚、前記位相反転回路16
及び1/4分周回路17は本実施例のサンプリング
エリアの表示形態を考慮して設けられたものであ
り、フオーカス制御のためには特に必要のない回
路である。
前記垂直カウンタ15の出力と前記垂直レジス
タ11の出力を入力する垂直比較回路16は該当
するブロツク行と次のブロツク行を検出して垂直
比較出力を発生している。また前記水平カウンタ
19の出力と前記水平レジスタ12の出力を入力
する水平比較回路21は該当するブロツク列と次
のブロツク列を検出して水平比較出力を発してい
る。水平・垂直各比較出力と入力する基本サンプ
リングパルス発生回路22は両出力の論理積出力
を基本サンプリングパルスとして導出している。
この基本サンプリングパルスは画面上に於て2ブ
ロツク×2ブロツクの基本サンプリングエリアに
対応するパルスを発生する。
タ11の出力を入力する垂直比較回路16は該当
するブロツク行と次のブロツク行を検出して垂直
比較出力を発生している。また前記水平カウンタ
19の出力と前記水平レジスタ12の出力を入力
する水平比較回路21は該当するブロツク列と次
のブロツク列を検出して水平比較出力を発してい
る。水平・垂直各比較出力と入力する基本サンプ
リングパルス発生回路22は両出力の論理積出力
を基本サンプリングパルスとして導出している。
この基本サンプリングパルスは画面上に於て2ブ
ロツク×2ブロツクの基本サンプリングエリアに
対応するパルスを発生する。
一方、垂直比較出力を入力する垂直拡張回路2
3は、垂直比較出力のパルス幅を2倍にした垂直
方向4ブロツク分の垂直拡張出力を発する。また
水平比較出力を入力する水平拡張回路24も同様
に、水平比較出力のパルス幅を2倍に拡張した水
平方向4ブロツク分の水平拡張出力を発する。こ
れら垂直拡張出力と水平拡張出力を入力する拡張
パルス発生回路25は両出力の論理積出力を拡張
サンプリングパルスとして導出している。この拡
張サンプリングパルスは、画面上に於て、4ブロ
ツク×4ブロツクの拡張サンプリングエリアに対
応するパルスを発生する。
3は、垂直比較出力のパルス幅を2倍にした垂直
方向4ブロツク分の垂直拡張出力を発する。また
水平比較出力を入力する水平拡張回路24も同様
に、水平比較出力のパルス幅を2倍に拡張した水
平方向4ブロツク分の水平拡張出力を発する。こ
れら垂直拡張出力と水平拡張出力を入力する拡張
パルス発生回路25は両出力の論理積出力を拡張
サンプリングパルスとして導出している。この拡
張サンプリングパルスは、画面上に於て、4ブロ
ツク×4ブロツクの拡張サンプリングエリアに対
応するパルスを発生する。
第4図は垂直比較回路20と垂直拡張回路23
の具体的な構成を示す回路ブロツク図である。こ
の図より明らかな様に、垂直比較回路23は、第
1・第2一致検出回路20a,29bをそれぞれ
備えており、前記第1一致検出回路20aは垂直
カウンタ出力と垂直レジスタ出力が一致したとき
に一致出力を発し、前記第2一致出力検出回路2
0bは垂直カウンタ出力と第1加算回路20cの
出力が一致したとき出力を発する。尚、第1加算
回路は垂直レジスタ出力に“1”を加えた出力を
発しており、第2一致検出出力は垂直レジスタ出
力に対応するブロツクの次のブロツクに対応する
出力となる。従つて第1一致出力と第2一致出力
は連続して発せられることになり、両一致出力を
入力する第1オア回路20dは、垂直レジスタ1
1が記憶しているブロツク位置と次のブロツク位
置に対応するパルス幅の垂直比較出力を導出す
る。
の具体的な構成を示す回路ブロツク図である。こ
の図より明らかな様に、垂直比較回路23は、第
1・第2一致検出回路20a,29bをそれぞれ
備えており、前記第1一致検出回路20aは垂直
カウンタ出力と垂直レジスタ出力が一致したとき
に一致出力を発し、前記第2一致出力検出回路2
0bは垂直カウンタ出力と第1加算回路20cの
出力が一致したとき出力を発する。尚、第1加算
回路は垂直レジスタ出力に“1”を加えた出力を
発しており、第2一致検出出力は垂直レジスタ出
力に対応するブロツクの次のブロツクに対応する
出力となる。従つて第1一致出力と第2一致出力
は連続して発せられることになり、両一致出力を
入力する第1オア回路20dは、垂直レジスタ1
1が記憶しているブロツク位置と次のブロツク位
置に対応するパルス幅の垂直比較出力を導出す
る。
次に、垂直拡張回路23では、垂直レジスタ出
力を入力する第2・第3加算回路23b,23c
によつて垂直レジスタ出力に“2”と“3”を加
算した第2・第3加算出力を導出しており、第3
一致検出回路23aは垂直カウンタ出力と第3加
算出力を比較し、第4一致検出回路23dは垂直
カウンタ出力と第3加算出力を比較している。従
つて第3一致出力は第2一致出力に続いて発生
し、第4一致出力は第3一致出力に続いて発生す
ることになる。従つて垂直比較出力と第3・第4
一致出願を入力する第2オア回路23eは、垂直
レジスタ出力に対応するブロツク行を含む4行分
のブロツク行に対応するパルス幅の垂直拡張出力
を発する。尚上述する第1・第2・第3加算回路
20c,23b,23cは何れも加算出力の上限
を7としている。
力を入力する第2・第3加算回路23b,23c
によつて垂直レジスタ出力に“2”と“3”を加
算した第2・第3加算出力を導出しており、第3
一致検出回路23aは垂直カウンタ出力と第3加
算出力を比較し、第4一致検出回路23dは垂直
カウンタ出力と第3加算出力を比較している。従
つて第3一致出力は第2一致出力に続いて発生
し、第4一致出力は第3一致出力に続いて発生す
ることになる。従つて垂直比較出力と第3・第4
一致出願を入力する第2オア回路23eは、垂直
レジスタ出力に対応するブロツク行を含む4行分
のブロツク行に対応するパルス幅の垂直拡張出力
を発する。尚上述する第1・第2・第3加算回路
20c,23b,23cは何れも加算出力の上限
を7としている。
上述する構成によつて垂直比較出力とその2倍
の垂直拡張出力が導出されるが、水平比較回路2
1と水平拡張回路24も前述した垂直比較回路2
0と垂直拡張回路23と同一構成に付き図示及び
説明を割愛する。
の垂直拡張出力が導出されるが、水平比較回路2
1と水平拡張回路24も前述した垂直比較回路2
0と垂直拡張回路23と同一構成に付き図示及び
説明を割愛する。
一方、前記基本サンプリングパルスと拡張サン
プリングパルスを入力するサンプリングパルス選
択回路26はフリツプフロツプ27の出力によつ
て何れか一方の出力を選択して選択パルスを前記
サンプリング回路2のサンプリングパルスとして
おり、サンプリングエリア又は拡張サンプリング
エリアに対応する輝度信号がフオーカス制御のた
めに分離される。尚前記フリツプフロツプ27は
エリア幅設定釦を含む拡張選択手段33の出力を
トリガ入力としており、エリア幅設定釦を押圧す
る度にフリツプフロツプ27は反転を繰返す。
プリングパルスを入力するサンプリングパルス選
択回路26はフリツプフロツプ27の出力によつ
て何れか一方の出力を選択して選択パルスを前記
サンプリング回路2のサンプリングパルスとして
おり、サンプリングエリア又は拡張サンプリング
エリアに対応する輝度信号がフオーカス制御のた
めに分離される。尚前記フリツプフロツプ27は
エリア幅設定釦を含む拡張選択手段33の出力を
トリガ入力としており、エリア幅設定釦を押圧す
る度にフリツプフロツプ27は反転を繰返す。
また選択パルスは選択回路31の信号入力とさ
れる。この選択回路31は、垂直ブランキングパ
ルスVをリセツト入力とし水平ブランキングパル
スHを計数入力とする1/2分周回路28の1/2分周
出力を制御入力としており各フイールド共奇数ラ
インの選択パルスのみが選択出力として表示信号
多重回路32に入力される。この表示信号多重回
路32は、輝度信号を信号入力とし、選択出力を
信号入力としており、基本サンプリングエリア又
は拡張サンプリングエリア内の奇数ラインを黒レ
ベルに設定している。
れる。この選択回路31は、垂直ブランキングパ
ルスVをリセツト入力とし水平ブランキングパル
スHを計数入力とする1/2分周回路28の1/2分周
出力を制御入力としており各フイールド共奇数ラ
インの選択パルスのみが選択出力として表示信号
多重回路32に入力される。この表示信号多重回
路32は、輝度信号を信号入力とし、選択出力を
信号入力としており、基本サンプリングエリア又
は拡張サンプリングエリア内の奇数ラインを黒レ
ベルに設定している。
第1図は、表示信号多重回路32の具体的な回
路構成を示している。即ち、表示信号多重回路3
2は、プリアンプ出力(輝度信号)をベース入力
とする第1トランジスタQ1のエミツタより多重
信号を電子ビユーフアインダを含む信号処理回路
に供給しており、第1トランジスタQ1のベース
とアース間にコレクタ・エミツタを接続する第2
トランジスタQ2は選択出力をベース入力とする
ことにより、選択出力によつて第1トランジスタ
Q1のベースを地絡している。従つて、選択出力
発生時に多重信号は0レベル即ち黒レベルにな
る。従つて電子ビユーフアインダ上で基本サンプ
リングエリア又は拡張サンプリングエリアには黒
く細い横縞が表示されることになる。尚黒の横縞
に代えて白の横縞とする場合には、第1トランジ
スタQ1のベースに直接選択出力を入力して第1
トランジスタを飽和レベルとすれば良い。尚、1/
2分周回路28の分周比は必ずしも1/2とする必要
はなく、nラインに1回の割合でハイレベルとな
る1/n分周回路であつても良い。
路構成を示している。即ち、表示信号多重回路3
2は、プリアンプ出力(輝度信号)をベース入力
とする第1トランジスタQ1のエミツタより多重
信号を電子ビユーフアインダを含む信号処理回路
に供給しており、第1トランジスタQ1のベース
とアース間にコレクタ・エミツタを接続する第2
トランジスタQ2は選択出力をベース入力とする
ことにより、選択出力によつて第1トランジスタ
Q1のベースを地絡している。従つて、選択出力
発生時に多重信号は0レベル即ち黒レベルにな
る。従つて電子ビユーフアインダ上で基本サンプ
リングエリア又は拡張サンプリングエリアには黒
く細い横縞が表示されることになる。尚黒の横縞
に代えて白の横縞とする場合には、第1トランジ
スタQ1のベースに直接選択出力を入力して第1
トランジスタを飽和レベルとすれば良い。尚、1/
2分周回路28の分周比は必ずしも1/2とする必要
はなく、nラインに1回の割合でハイレベルとな
る1/n分周回路であつても良い。
上述する構成によりフオーカス制御を為す位置
と広さの設定が可能になる。
と広さの設定が可能になる。
しかし、この基本サンプリングエリア又は拡張
サンプリングエリアは、電源投入時やリセツト走
査によつて画面中央に復帰する必要がある。そこ
で、本実施例は、イニシアライズ用にプリセツト
回路を設けている。第5図はリセツト操作手段2
9とプリセツト回路30と垂直・水平レジスタ1
1,12の接続関係を具体的に示す。この図より
明らかな様に、垂直レジスタ11は第1・第2・
第3フリツプフロツプ11a,11b,11cよ
り成り、又水平レジスタ12も第4・第5・第6
フリツプフロツプ12a,12b,12cより成
る。各フリツプフロツプは、6bitのサンプリング
エリア選択出力をデータ入力としておりエリア選
択手段9が導出するラツチパルスによつてエリア
選択時にその選択位置をラツチしている。一方、
リセツト操作手段29を構成するリセツトスイツ
チSWはプリセツト回路30内のコンデンサCの
放電路を構成している。このコンデンサCは電源
アース間に抵抗Rを直列接続して積分回路を構成
しており、その接続点をコンパレータ30aの入
力としている。従つて電源投入時には、積分出力
が一定レベルに達する迄コンパレータ出力は発生
せず、電源投入より一定期間遅れてプリセツト出
力が発生することになる。また、リセツトスイツ
チSWが閉じると一時的にコンデンサCが放電す
ることになり、リセツト操作より一定期間後にも
プリセツトパルスが発生することになる。このプ
リセツトパルスは、第1・第4フリツプフロツプ
11a,12aのセツト端子にまた、第2・第
3・第5・第6フリツプフロツプ11b,11
c,12b,12cのリセツト端子にそれぞれ入
力される。従つて垂直レジスタ出力と水平レジス
タ出力は“4”をプリセツトすることになる。同
時にプリセツトパルスは前記フリツプフロツプ2
7をもリセツトすることになり、サンプリングパ
ルス選択回路26はサンプリングパルスを選択す
ることになる。従つて、プリセツトパルス発生に
より、サンプリングエリアは二次元座標で表示す
ると4.4,4.5,5.4,5.5の4ブロツ
クにより成る基本サンプリングエリアに定められ
ることになる。上述する実施例ではイニシアライ
ズ時に於て基本サンプリングエリアを選択した
が、拡張サンプリングエリアを選択する場合は、
各レジスタ11,12に“3”をプリセツトし、
フリツプフロツプ27をセツトすれば良いことは
言う迄もない。
サンプリングエリアは、電源投入時やリセツト走
査によつて画面中央に復帰する必要がある。そこ
で、本実施例は、イニシアライズ用にプリセツト
回路を設けている。第5図はリセツト操作手段2
9とプリセツト回路30と垂直・水平レジスタ1
1,12の接続関係を具体的に示す。この図より
明らかな様に、垂直レジスタ11は第1・第2・
第3フリツプフロツプ11a,11b,11cよ
り成り、又水平レジスタ12も第4・第5・第6
フリツプフロツプ12a,12b,12cより成
る。各フリツプフロツプは、6bitのサンプリング
エリア選択出力をデータ入力としておりエリア選
択手段9が導出するラツチパルスによつてエリア
選択時にその選択位置をラツチしている。一方、
リセツト操作手段29を構成するリセツトスイツ
チSWはプリセツト回路30内のコンデンサCの
放電路を構成している。このコンデンサCは電源
アース間に抵抗Rを直列接続して積分回路を構成
しており、その接続点をコンパレータ30aの入
力としている。従つて電源投入時には、積分出力
が一定レベルに達する迄コンパレータ出力は発生
せず、電源投入より一定期間遅れてプリセツト出
力が発生することになる。また、リセツトスイツ
チSWが閉じると一時的にコンデンサCが放電す
ることになり、リセツト操作より一定期間後にも
プリセツトパルスが発生することになる。このプ
リセツトパルスは、第1・第4フリツプフロツプ
11a,12aのセツト端子にまた、第2・第
3・第5・第6フリツプフロツプ11b,11
c,12b,12cのリセツト端子にそれぞれ入
力される。従つて垂直レジスタ出力と水平レジス
タ出力は“4”をプリセツトすることになる。同
時にプリセツトパルスは前記フリツプフロツプ2
7をもリセツトすることになり、サンプリングパ
ルス選択回路26はサンプリングパルスを選択す
ることになる。従つて、プリセツトパルス発生に
より、サンプリングエリアは二次元座標で表示す
ると4.4,4.5,5.4,5.5の4ブロツ
クにより成る基本サンプリングエリアに定められ
ることになる。上述する実施例ではイニシアライ
ズ時に於て基本サンプリングエリアを選択した
が、拡張サンプリングエリアを選択する場合は、
各レジスタ11,12に“3”をプリセツトし、
フリツプフロツプ27をセツトすれば良いことは
言う迄もない。
(ト) 考案の効果
よつて、本考案によれば、電子ビユーフアイン
ダ中のサンプリングエリアに横縞状の模様が形成
され、サンプリングエリア内の映像情報が鮮明に
表示できるばかりか表示によつて視覚的に隠れる
部分もなく、その効果は大である。
ダ中のサンプリングエリアに横縞状の模様が形成
され、サンプリングエリア内の映像情報が鮮明に
表示できるばかりか表示によつて視覚的に隠れる
部分もなく、その効果は大である。
図は何れも本考案の一実施例を示し、第1図は
表示信号多重回路の要部回路図、第2図は全体の
回路ブロツク図、第3図は表示パターンの模式的
説明図、第4図は垂直比較回路と垂直拡張回路の
要部回路図、第5図はプリセツト回路及び垂直水
平レジスタの要部回路図を、それぞれ顕わす。 28……1/2分周回路、31……選択回路、3
2……表示信号多重回路。
表示信号多重回路の要部回路図、第2図は全体の
回路ブロツク図、第3図は表示パターンの模式的
説明図、第4図は垂直比較回路と垂直拡張回路の
要部回路図、第5図はプリセツト回路及び垂直水
平レジスタの要部回路図を、それぞれ顕わす。 28……1/2分周回路、31……選択回路、3
2……表示信号多重回路。
Claims (1)
- 【実用新案登録請求の範囲】 サンプリングパルスによりサンプリングエリア
内の映像信号中の高域成分を分離しその分離出力
レベルが最大となる様にフオーカスリングを回動
せしめてオートフオーカス制御を為すビデオカメ
ラに於て、 垂直同期信号をリセツト入力とし水平同期信号
を計数入力とする分周回路と、該分周出力に基づ
き前記サンプリングパルスを選択する選択回路
と、選択出力発生時に映像信号に代えて定レベル
電圧を電子ビユーフアインダに印加する表示信号
多重回路とを配して成るサンプリングエリア表示
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16265784U JPH0117897Y2 (ja) | 1984-10-26 | 1984-10-26 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16265784U JPH0117897Y2 (ja) | 1984-10-26 | 1984-10-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6178481U JPS6178481U (ja) | 1986-05-26 |
| JPH0117897Y2 true JPH0117897Y2 (ja) | 1989-05-24 |
Family
ID=30720532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16265784U Expired JPH0117897Y2 (ja) | 1984-10-26 | 1984-10-26 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0117897Y2 (ja) |
-
1984
- 1984-10-26 JP JP16265784U patent/JPH0117897Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6178481U (ja) | 1986-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH028456Y2 (ja) | ||
| US4093960A (en) | Test signal generating system and method | |
| JPS59105776A (ja) | 電子ビユ−フアインダ装置 | |
| US6055022A (en) | Apparatus and method for maintaining synchronism between a picture signal and a matrix scanned array | |
| JPH028457Y2 (ja) | ||
| US5003388A (en) | Apparatus for displaying a video signal | |
| JPH0537584Y2 (ja) | ||
| US4484224A (en) | Pulse generating circuit for a television camera using solid state image sensor | |
| KR910006315Y1 (ko) | 모니터의 화면 분할회로 | |
| JPH05119753A (ja) | カラー画像表示装置 | |
| US3748377A (en) | Circuit arrangement for producing an unambiguous marker in a television image | |
| KR890001308B1 (ko) | 인공시각 시스템의 crt 모니터 화면 크기 조정회로 | |
| JPS5850073B2 (ja) | 画像映出装置 | |
| KR910007390B1 (ko) | 멀티-스크린 윈도우신호 발생회로 | |
| JP3365001B2 (ja) | 動き適応型輝度信号色信号分離フィルタ | |
| JP3221562B2 (ja) | 擬似映像信号生成回路 | |
| KR900006420Y1 (ko) | 비디오 카메라의 상태 신호 표시회로 | |
| KR930015724A (ko) | 비디오 카메라의 장막 기능 제어장치 | |
| RU1824633C (ru) | Устройство дл вывода информации из персональной ЭВМ на экран телевизионного приемника | |
| KR0138135B1 (ko) | 아날로그 방식의 화면 아트(art) 회로 | |
| KR200147281Y1 (ko) | 투사형 화상표시시스템의 동기신호 극성판별회로 | |
| KR0160658B1 (ko) | 자화면 수직압축방치 | |
| KR920009009B1 (ko) | 멀티 채널 화상 표시회로 | |
| KR200141097Y1 (ko) | 문자 흔들림 방지 회로 | |
| JPS6196835A (ja) | テレビジヨン受像機 |