JPH028457Y2 - - Google Patents

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案は、ビデオカメラに採用するサンプリン
グエリア設定回路に用いるサンプリングエリアイ
ニシアライズ回路に関する。

(ロ) 従来の技術 ビデオカメラより得られる輝度信号をサンプリ
ングしてその高域分が最大となる様にフオーカス
リングを回動せしめるオートフオーカス制御機構
に付いては、従来より種々のビデオカメラに採用
されている。しかし、それらの多くは画面中央の
一定範囲をサンプリングエリア（フオーカス制御
エリア）としてオートフオーカス制御を為すもの
であり、好むと好まざるとに拘らず、焦点は必ず
画面中央に合つてしまい、使用上不都合を来し
た。

そこで、出願人は、フオーカス制御エリアを任
意に変更し、そのエリアを電子ビユーフアインダ
に表示する方法を特開昭59−107685号公報や、特
開昭59−105773号公報に提案した。これらの方法
は、サンプリングエリアを画面上の任意の位置に
設定してオートフオーカス制御を為すと共に、サ
ンプリングエリアを電子ビユーフアインダ内に表
示するものである。

(ハ) 考案が解決しようとする問題点 しかし、上述する従来例の場合、電源投入時に
はサンプリングエリアが特定の位置に定まらず、
また撮影中に画面中央にサンプリングエリアを復
帰せしめるために手間取ることがある。

(ニ) 問題点を解決するための手段 そこで、本考案は、従来のビデオカメラに電源
投入やリセツト操作によりサンプリングエリアを
設定するレジスタの記憶値をイニシアライズする
初期化回路を設けることを特徴とする。

(ホ) 作 用 よつて、本考案では、電源投入時にはサンプリ
ングエリアが初期位置に設定され、リセツト操作
によつてもサンプリングエリアが初期位置に設定
されることになる。

(ヘ) 実施例 以下、本考案を図示せる一実施例に従い説明す
る。

まず、第２図は、本実施例の全体的な構成を示
す回路ブロツク図である。

まず、撮像素子より得られる映像信号中の輝度
信号Ｙは、プリアンプ１にて増幅されサンプリン
グ回路２に於てサンプリングエリアに対応する輝
度信号のみがサンプリングされる。このサンプリ
ング出力は、ハイパスフイルタ３に入力され、高
域成分のみが分離される。この高域成分は、検波
回路４にて振幅検波され、検波出力は積分回路５
に於てフイールド毎に積分される。この積分出力
は遅延回路６に於て１フイールド遅延される。比
較回路７は、積分出力と遅延積分出力とのレベル
を比較し、比較出力をフオーカスモータ制御回路
８に入力している。従つてフオーカス制御モータ
は積分出力が大となる方向に駆動されフオーカス
リング（図示省略）を合集点位置に回動せしめ
る。

上述する構成はフオーカス制御機構に於て周知
の構成である。

以下、サンプリングパルスの発生とサンプリン
グエリアの表示に付いて説明する。

先ず本実施例では、画面の縦横を８等分して成
る64ブロツクを縦横２ブロツクづつ合わせた小さ
な基本サンプリングエリアと、４ブロツクづつ合
わせた拡張サンプリングエリアの何れかを選択し
てサンプリングエリアを定めている。尚第３図は
拡張サンプリングエリアを画面中央に選んだ場合
のサンプリングエリア表示状態を模式的に示して
いる。

ビデオカメラのキヤビネツト側面にマトリツク
ス状に64個の選択釦を配して成るエリア選択手段
９の選択出力はサンプリングエリア選択回路１０
に於てデコードされ、3bitづつのデコード出力が
垂直レジスタ１１と水平レジスタ１２に入力され
る。前記各レジスタ１１，１２は3bitのレジスタ
であり、サンプリングエリアの右上のブロツク位
置を決定することになる。

一方、同期パルス発生回路１３からは、垂直同
期信号を含む垂直ブランキングパルスＶと水平同
期信号を含む水平ブランキングパルスＨとカラー
サブキヤリアＣとが導出されており、水平ブラン
キングパルスＨを入力する1/32分周回路１４の出
力は、垂直カウンタ１５の計数入力とされる。前
記1/32分周回路１４と垂直カウンタ１５は垂直ブ
ランキングパルスＶをリセツト入力としており、
３ビツトの垂直カウンタ１５は映像信号に同期し
てフイールド毎に画面上のブロツクを縦方向に計
数することになる。また同様にカラーサブキヤリ
アＣを入力する位相反転回路１６は、カラーサブ
キヤリアＣの位相がフレーム毎に反転することに
鑑み、カラーサブキヤリアＣの位相をフレーム周
期で反転すべく、垂直ブランキングパルスＶを入
力する1/4分周回路１７の出力を反転制御入力と
している。この位相反転出力は1/24分周回路１８
に入力され、その分周出力を３ビツトの水平カウ
ンタ１９に入力している。従つて、水平カウンタ
１９は映像信号に同期して水平走査毎にブロツク
を横方向に計数する。尚、前記位相反転回路１６
及び1/4分周回路１７は本実施例のサンプリング
エリアの表示形態を考慮して設けられたものであ
り、フオーカス制御のためには特に必要のない回
路である。

前記垂直カウンタ１５の出力と前記垂直レジス
タ１１の出力を入力する垂直比較回路１６は該当
するブロツク行と次のブロツク行を検出して垂直
比較出力を発生している。また前記水平カウンタ
１９の出力と前記水平レジスタ１２の出力を入力
する水平比較回路２１は該当するブロツク列と次
のブロツク列を検出して水平比較出力を発してい
る。水平・垂直各比較出力を入力する基本サンプ
リングパルス発生回路２２は両出力の論理積出力
を基本サンプリングパルスとして導出している。
この基本サンプリングパルスは画面上に於て２ブ
ロツク×２ブロツクの基本サンプリングエリアに
対応するパルスを発生する。

一方、垂直比較出力を入力する垂直拡張回路２
３は、垂直比較出力のパルス幅を２倍にした垂直
方向４ブロツク分の垂直拡張出力を発する。また
水平比較出力を入力する水平拡張回路２４も同様
に、水平比較出力のパルス幅を２倍に拡張した水
平方向４ブロツク分の水平拡張出力を発する。こ
れら垂直拡張出力と水平拡張出力を入力する拡張
パルス発生回路２５は両出力の論理積出力を拡張
サンプリングパルスとして導出している。この拡
張サンプリングパルスは、画面上に於て、４ブロ
ツク×４ブロツクの拡張サンプリングエリアに対
応するパルスを発生する。

第４図は垂直比較回路２０と垂直拡張回路２３
の具体的な構成を示す回路ブロツク図である。こ
の図より明らかな様に、垂直比較回路２３は、第
１、第２一致検出回路２０ａ，２９ｂをそれぞれ
備えており、前記第１一致検出回路２０ａは垂直
カウンタ出力と垂直レジスタ出力が一致したとき
に一致出力を発し、前記第２一致出力検出回路２
０ｂは垂直カウンタ出力と第１加算回路２０ｃの
出力が一致したとき出力を発する。尚、第１加算
回路は垂直レジスタ出力に１”を加えた出力を発
しており、第２一致検出出力は垂直レジスタ出力
に対応するブロツクの次のブロツクに対応する出
力となる。従つて第１一致出力と第２一致出力は
連続して発せられることになり、両一致出力を入
力する第１オア回路２０ｄは、垂直レジスタ１１
が記憶しているブロツク位置と次のブロツク位置
に対応するパルス幅の垂直比較出力を導出する。

次に、垂直拡張回路２３では、垂直レジスタ出
力を入力する第２、第３加算回路２３ｂ，２３ｃ
によつて、垂直レジスタ出力に“２”と“３”を
加算した第２、第３加算出力を導出しており、第
３一致検出回路２３ａは垂直カウンタ出力と第３
加算出力を比較し、第４一致検出回路２３ｄは垂
直カウンタ出力と第３加算出力を比較している。
従つて第３一致出力は第２一致出力に続いて発生
し、第４一致出力は第３一致出力に続いて発生す
ることになる。従つて垂直比較出力と第３、第４
一致出願を入力する第２オア回路２３ｅは、垂直
レジスタ出力に対応するブロツク行を含む４行分
のブロツク行に対応するパルス幅の垂直拡張出力
を発する。尚上述する第１、第２、第３加算回路
２０ｃ，２３ｂ，２３ｃは何れも加算出力の上限
を７としている。

上述する構成によつて垂直比較出力とその２倍
の垂直拡張出力が導出されるが、水平比較回路２
１と水平拡張回路２４も前述した垂直比較回路２
０と垂直拡張回路２３と同一構成に付き図示及び
説明を割愛する。

一方、前記基本サンプリングパルスと拡張サン
プリングパルスを入力するサンプリングパルス選
択回路２６はフリツプフロツプ２７の出力によつ
て何れか一方の出力を選択して選択パルスを前記
サンプリング回路２のサンプリングパルスとして
おり、サンプリングエリア又は拡張サンプリング
エリアに対応する輝度信号がフオーカス制御のた
めに分離される。尚前記フリツプフロツプ２７は
エリア幅設定釦を含む拡張選択手段３３の出力を
トリガ入力としており、エリア幅設定釦を押圧す
る度にフリツプフロツプ２７は反転を繰返す。

また選択パルスは選択回路３１の信号入力とさ
れる。この選択回路３１は、垂直ブランキングパ
ルスＶをリセツト入力とし水平ブランキングパル
スＨを計数入力とする1/2分周回路２８の1/2分周
出力を制御入力としており各フイールド共奇数ラ
インの選択パルスのみが選択出力として表示信号
多重回路３２に入力される。この表示信号多重回
路３２は、輝度信号を信号入力とし、選択出力を
信号入力としており、基本サンプリングエリア又
は拡張サンプリングエリア内の奇数ラインを黒レ
ベルに設定している。

第５図は、表示信号多重回路３２の具体的な回
路構成を示している。即ち、表示信号多重回路３
２は、プリアンプ出力（輝度信号）をベース入力
とする第１トランジスタＱ１のエミツタより多重
信号を電子ビユーフアインダを含む信号処理回路
に供給しており、第１トランジスタＱ１のベース
とアース間にコレクタ・エミツタを接続する第２
トランジスタＱ２は選択出力ををベース入力とす
ることにより、選択出力によつて第１トランジス
タＱ１のベースを地絡している。従つて、選択出
力発生時に多重信号は０レベル即ち黒レベルにな
る。従つて電子ビユーフアインダ上で基本サンプ
リングエリア又は拡張サンプリングエリアには黒
く細い横縞が表示されることになる。尚黒の横縞
に代えて白の横縞とする場合には、第１トランジ
スタＱ１のースに直接選択出力を入力して第１ト
ランジスタを飽和レベルとすれば良い。尚、1/2
分周回路２８の分周比は必ずしも1/2とする必要
はなく、ｎラインに１回の割合でハイレベルとな
る１／ｎ分周回路であつても良い。

上述する構成によりフオーカス制御を為す位置
と広さの設定が可能になる。

しかし、この基本サンプリングエリア又は拡張
サンプリングエリアは、電源投入時やリセツト走
査によつて画面中央に復帰する必要がある。そこ
で、本実施例は、イニシアライズ用にプリセツト
回路を設けている。第１図はリセツト操作手段２
９と初期化回路３０と垂直・水平レジスタ１１，
１２の接続関係を具体的に示す。この図より明ら
かな様に、垂直レジスタ１１は第１、第２、第３
フリツプフロツプ１１ａ，１１ｂ，１１ｃより成
り、又水平レジスタ１２も第４、第５、第６フリ
ツプフロツプ１２ａ，１２ｂ，１２ｃより成る。
各フリツプフロツプは、6bitのサンプリングエリ
ア選択出力をデータ入力としておりエリア選択手
段９が導出するラツチパルスによつてエリア選択
時にその選択位置をラツチしている。一方、リセ
ツト操作手段２９を構成するリセツトスイツチ
SWは初期化回路３０内のコンデンサＣの放電路
を構成している。このコンデンサＣは電源アース
間に抵抗Ｒを直列接続して積分回路を構成してお
り、その接続点をコンパレータ３０ａの入力とし
ている。従つて電源投入時には、積分出力が一定
レベルに達する迄コンパレータ出力は発生せず、
電源投入より一定期間遅れてプリセツト出力が発
生することになる。また、リセツトスイツチSW
が閉じると一時的にコンデンサＣが放電すること
になり、リセツト操作より一定期間後にもプリセ
ツトパルスが発生することになる。このプリセツ
トパルスは、第１、第４フリツプフロツプ１１
ａ，１２ａのリセツト端子にまた、第２、第３、
第５、第６フリツプフロツプ１１ｂ，１１ｃ，１
２ｂ，１２ｃのセツト端子にそれぞれ入力され
る。従つて垂直レジスタ出力と水平レジスタ出力
は“３”をプリセツトすることになる。同時にプ
リセツトパルスは前記フリツプフロツプ２７をも
リセツトすることになり、サンプリングパルス選
択回路２６はサンプリングパルスを選択すること
になる。従つて、プリセツトパルス発生により、
サンプリングエリアは二次元座標で表示すると、
３，３、３，４、４，３、４，４の４ブロツクに
より成る基本サンプリングエリアに定められるこ
とになる。上述する実施例ではイニシアライズ時
に於て基本サンプリングエリアを選択したが、拡
張サンプリングエリアを選択する場合は、各レジ
スタ１１，１２に“２”をプリセツトし、フリツ
プフロツプ２７をセツトすれば良いことは言い迄
もない。

(ト) 考案の効果 よつて、本考案では電源投入時にサンプリング
エリアが必ず画面中央にイニシアライズされ、リ
セツトスイツチによつても容易にイニシアライズ
されるため、操作性が向上することによる効果は
大である。

【図面の簡単な説明】

図は何れも本考案の一実施例を示し、第１図は
プリセツト回路と水平垂直レジスタの要部回路
図、第２図は全体の回路ブツク図、第３図は電子
ビユーフアインダ中のパターン模式的説明図、第
４図は垂直比較回路と垂直拡張回路の要部回路
図、第５図は表示信号の多重回路の具体的な回路
図をそれぞれ示す。 ２９……リセツト操作手段、３０……プリセツ
ト回路。

Claims (1)

1. 【実用新案登録請求の範囲】 垂直同期信号をリセツト入力とし水平同期信号
   の分周出力を計数する垂直カウンタと、サンプリ
   ングエリアの垂直位置を記憶する垂直レジスタ
   と、前記垂直カウンタと前記垂直レジスタの各出
   力の一致を検出する垂直比較回路と、水平同期信
   号をリセツト入力とし水平同期信号の逓倍出力を
   計数する水平カウンタと、サンプリングエリアの
   水平位置を記憶する水平レジスタと、前記水平カ
   ウンタと前記水平レジスタの各出力の一致を検出
   する水平比較回路と、前記両比較回路出力の論理
   積出力をサンプリングパルスとするサンプリング
   パルス発生回路と、前記サンプリングパルスによ
   り映像信号中の高域成分をサンプリングするサン
   プリング回路と、サンプリング出力が最大となる
   様にフオーカスリングを回動せしめるフオーカス
   制御回路と、前記両レジスタに任意の値をセツト
   するサンプリングエリア選択回路とをそれぞれ配
   して成るビデオカメラのサンプリングエリア設定
   回路に於て、 電源投入操作又はリセツト操作により前記両レ
   ジスタに画面中央のサンプリングエリアに対応す
   る初期値をプリセツトせしめる初期化回路を設け
   ることを特徴とするサンプリングエリアイニシア
   ライズ回路。