JPH01179409A - ロードロックシステム - Google Patents

ロードロックシステム

Info

Publication number
JPH01179409A
JPH01179409A JP149788A JP149788A JPH01179409A JP H01179409 A JPH01179409 A JP H01179409A JP 149788 A JP149788 A JP 149788A JP 149788 A JP149788 A JP 149788A JP H01179409 A JPH01179409 A JP H01179409A
Authority
JP
Japan
Prior art keywords
film
gas
semiconductor substrate
chamber
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP149788A
Other languages
English (en)
Inventor
Kazuhisa Takahashi
和久 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP149788A priority Critical patent/JPH01179409A/ja
Publication of JPH01179409A publication Critical patent/JPH01179409A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野」 この発明は半導体基板への結晶成長や、誘電体膜、アモ
ルファス膜等の形成、あるいはガラス、ステンレス、そ
の他の基板への種々の成膜に用いら九る成膜装置が備え
ているロードロックシステムに関するものである。
〔従来の技術〕
第3図は、例えば半導体基板上へ半導体結晶を気相法に
よ抄エピタキシャlし成長させるための、従来の気相エ
ビタキシャ/I/成長装置の一例を示す断面図である。
−において、(1)は成膜室でプロセスガス(11)が
供給される。(2)は成膜室前室、(3)はその開閉に
より成膜室(1)と成膜室前室(2)とを連結、若しく
は隔離するゲートパルプである。(4)は被成膜基板で
ある半導体基板、(5)は半導体基板(4)を載置する
サセプター、(6)はサセプター(5)と共に半導体基
板(4)をゲートパルプ(3)を介して成膜室(1)と
、成膜室前室(2)との間を往来させるための支持体で
ある。
成膜室前室(2)Kはその内部界囲気としてN2やHe
、Arなどの不活性ガスや、N2などの活性ガス(これ
らを給気(9)という)を供給する供給管(7)と成膜
室(1)、及び成膜室前室(2)内のガスを排出(以下
排気(lO)という)するための排気管(8)が備えら
れている。
上記のように、供給管(7)、排気管(8)と成膜室(
1)から隔離するためのゲートバルブ(3)、及び成膜
室gf+室(2)からなる構造をロードロックシステム
ト呼ぶ。
次に動作にりいて説明する。
先ず、外部より被e、膜基板である半導体基板(4)が
成膜室前室(2)内のサセプター(5)上に載置される
次に02を含んだ空気を除去し、成膜室前室(2)内を
不活性ガス雰囲気にするためFC1N2などの不活性ガ
スが給気(9)として供給管(7)により供給され、排
気(lO)は排気管(8)を通じて排出される。成膜室
前室(2)が不活性ガスで充満されたならば次に成膜の
際の雰囲気ガス、例えばN2が給気(9)として供給管
(7)を通じて供給さiL、排気(lO)は排気管(8
)を通じて排出され、成膜室前室(2)が成膜の際の雰
囲気ガスで充満される。この際、不活性ガス雰囲気ある
いはI2を膜の際の雰囲気に早く到達させるため、通常
は排気管(8)iC真空ポンプ(図示せず)が接続さ九
る。次にゲートパルプ(3)が開かれ、支持棒(6)に
よって半導体基板(4)がサセプター(5)と共に成膜
室気相からの成膜においては、その膜質は被成膜基板の
表面状態に大きく影響されることが多い。
すなわち微細な塵埃や、成膜室壁や成膜室前室に付着し
た成膜用の材料ガスの分解生成物などが半導体基板の表
面に付着したまま成膜を行うと、形成された膜にはヒロ
ック(突起物)やピット(微小穴)などが多数生じてし
まう。
従来のロードロックシステムにおいては、成膜室前室に
おいて、半導体基板をサセプター上に載置した後、成膜
室前室の雰囲気を空気から不活性ガスへ、また不活性ガ
スから成膜の際の雰囲気ガスへと置換する際に、成膜室
前室壁に付侍した分解生成物などが脱離し半導体基板表
面に再付着することが多かった。このため形成した膜に
はこロックやピットなどが数多く形成されてしまう問題
があった。
この発明は上記のような問題点を解消するためになされ
たもので、半導体基板表面に分解生成物などが付着しな
いようすることができると共に、より完全には、万一半
導体基板表面に分解生成物などが付着してもこれを充分
に除去でき、従ってヒロックやピットの無い良質な膜の
形成が可能となるデードロックシステムを提供すること
を目的とする。
この発明に係るロードロックシステムは、半導体基板の
表面直上に、不活性ガスや成膜の際の雰囲気ガスを供給
できる$2の給気管を備えたものである。
〔作用J この発明におけるロードロックシステムでは。
成長室前室の雰囲気ガスの置換の際に、第2の給気管を
通じて半導体基板直上に不活性ガス等を供給するととが
できるので、塵埃や反応生成物などが付着するのを防ぐ
ことができる。また、万一付着した場合でも、これを脱
離させることが可能である。従うて、ヒロックやピット
のない膜を形成することが可能である。
〔実施例J 以下この発明による口・−ドロックシステムの一実施例
を図にりいて説明する。
第1図は横型成長炉の場合、第2図は縦型成長炉の場合
を示す断面図である。図において(1)ないしく11)
は第2図の従来例で説明したものと同等であるので説明
の重複を避ける。  (12)は不活性ガスなどの4s
2の供給管であり、サセプター(5)上に載置された半
導体基板(4)表面直上に開口している。(13)は流
量計である。
外部より被成膜基板である半導体基板(4)が成長室前
室(2)内のサセプター(5)上に載置された後、供給
管(7)及び排気管(8)を通じて、成長室前室(2)
の雰囲気をN2などの不活性ガスで充たし、次いで、N
2などの成長時の雰囲気ガスで置換する。この際供給管
(12)より、N2あるいはN2を半導体基板(4)の
表面に吹きつけ続けることによし、半導体基板(4)表
面の微細な塵埃を除去できるとともに、管壁に付着した
成長用材料ガスの分解生成物などが半導体基板(4)表
面に付着するととを防ぐことができる。
第2図の場合、特に供給管(12)は図上の左右方向に
移動可能なようにしておくことによって、供給管(12
)が基板を載置したサセプタ(5)を成膜室(1)の方
へ移動させる際の妨げとならないようにすることができ
る。
なお上記の例では、給気(9)を供給管(7)、(12
)の2系統によって供給したが、第2の供給管(12)
のみとし、これに第1の供給管(7)の成膜を兼Jスさ
せても差しつかえない。
〔発明の効果」 以上のようにこの発明によれば、ロードロックシステム
の成長室前室シζおいて、半導体基板表面に不活性ガス
、あるいは活性ガスを吹きつけることが可能なガス供給
管を設けたので、成膜直前の半導体基板表面をtM浄に
することができ、従ってピットやヒロックの無い良質な
膜の形成が可能となる。
【図面の簡単な説明】
第1図はこの発明によるロードロックシステムの一例で
横型の場合の断面図、第2図はこの発明によるロードロ
ックシステムの縦型の場合の断面図、第3図は従来のロ
ードロックシステムの例を示し九断面図である。 図において(1)は成膜室、(2)は成膜室前室、(3
)はゲートバlレプ、(4)は半導体基[、(5)はサ
セプター、(6)は支持棒、(7)、(12)は供給管
、(8)は排気管、(9)は給気、(lO)は排気、(
11)はプロセスガス、(13)は流量計である。 なお図中、同一符号は同一または相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1.  被成膜基板が設置される成膜室前室において、被成膜
    基板表面に不活性ガス、若しくは活性ガスを吹きつける
    ためのガス供給管を備えたことを特徴とするロードロッ
    クシステム。
JP149788A 1988-01-07 1988-01-07 ロードロックシステム Pending JPH01179409A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP149788A JPH01179409A (ja) 1988-01-07 1988-01-07 ロードロックシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP149788A JPH01179409A (ja) 1988-01-07 1988-01-07 ロードロックシステム

Publications (1)

Publication Number Publication Date
JPH01179409A true JPH01179409A (ja) 1989-07-17

Family

ID=11503096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP149788A Pending JPH01179409A (ja) 1988-01-07 1988-01-07 ロードロックシステム

Country Status (1)

Country Link
JP (1) JPH01179409A (ja)

Similar Documents

Publication Publication Date Title
US5043299A (en) Process for selective deposition of tungsten on semiconductor wafer
DE69415729T2 (de) Verfahren zur Begrenzung des Haftens eines Körpers am Träger bei einer Abscheidungs-Behandlung
US4650698A (en) Method of forming a thin film of a metal or metal compound on a substrate
US5294292A (en) Plasma ashing method
JPH01179409A (ja) ロードロックシステム
JPH04291714A (ja) アモルファス層を用いた集積回路製作
JPH01184928A (ja) 薄膜形成方法
JPH01189114A (ja) 気相成長装置
JP3123530B2 (ja) 減圧化学気相堆積装置及びその成膜方法
JPS62239526A (ja) 金属被膜のエピタキシヤル成長方法
JPS63299115A (ja) 気相成長装置
JPH03262123A (ja) 半導体デバイス製造装置
JPH02268433A (ja) 半導体装置の製造方法
JPH01189129A (ja) 薄膜の形成方法
JPH08274037A (ja) 単結晶薄膜半導体成長方法
JPH04145619A (ja) 気相成長装置
JPH0432563A (ja) スパッタリング方法および装置
JPH03196525A (ja) シリコン窒化膜の形成方法
JPH06140335A (ja) 成膜装置
JPS63172420A (ja) 光cvd装置における光源の設置構造
JPH0562916A (ja) 気相成長方法
JPH0693437B2 (ja) 有機金属気相成長装置
JPH03206618A (ja) 半導体装置の製造方法
JPH03194918A (ja) 気相成長装置
JP2003037106A (ja) 基板処理装置および半導体装置の製造方法