JPH01180629A - オーバフロー検出回路 - Google Patents
オーバフロー検出回路Info
- Publication number
- JPH01180629A JPH01180629A JP63005295A JP529588A JPH01180629A JP H01180629 A JPH01180629 A JP H01180629A JP 63005295 A JP63005295 A JP 63005295A JP 529588 A JP529588 A JP 529588A JP H01180629 A JPH01180629 A JP H01180629A
- Authority
- JP
- Japan
- Prior art keywords
- input
- bit
- output
- signal
- overflow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/01—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Executing Machine-Instructions (AREA)
- Manipulation Of Pulses (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はシック用のオーバフロー検出回路に関する。
シフトすべきデータの最上位ビットには正負を表す２値
信号が含まれているのでシフタによる左シフトによって
その２値信号が逆転することを検出するためにオーバフ
ロー検出が必要テある。
信号が含まれているのでシフタによる左シフトによって
その２値信号が逆転することを検出するためにオーバフ
ロー検出が必要テある。
第２図は従来のオーバフロー検出回路を示している０図
示の例は４ビツトのものであり、マルチプレクサ１，２
，３．４からなるシフタＳは４ビツトの人力■。、Ｉ、
、Ｔ、、Ｉ、をシフト信号（Ｓｏ、Ｓｌ） −（０，０
）（０，１）（１，０）（１，１）ニよッテ指定される
ビットだけシフトさせ、これをＯ，、ｏ、。
示の例は４ビツトのものであり、マルチプレクサ１，２
，３．４からなるシフタＳは４ビツトの人力■。、Ｉ、
、Ｔ、、Ｉ、をシフト信号（Ｓｏ、Ｓｌ） −（０，０
）（０，１）（１，０）（１，１）ニよッテ指定される
ビットだけシフトさせ、これをＯ，、ｏ、。
Ｏｔ、Ｏｓとして出力する。即ち入力！。はマルチプレ
クサｌの入力端子■及びマルチプレクサ２の入力端子■
に、人力！、はマルチプレクサ１の入力端子■、マルチ
プレクサ２の入力端子＠及びマルチプレクサ３の入力端
子■に、入力■、はマルチプレクサ２の入力端子■、マ
ルチプレクサ３の入力端子■及びマルチプレクサ４の入
力端子■に、また人力！、はマルチプレクサ３の入力端
子■並びにマルチプレクサ４の入力端子■及び■に夫々
与えられ、更に各マルチプレクサ１． ２． ３゜４の
入力端子■及びマルチプレクサ１の入力端子■は接地電
位としている。マルチプレクサ１，２゜３．４はシフト
信号（Ｓ＋、Ｓｏ） ＝ （０，０） （０，１） （
１，０）（１，１）の夫々に対応して入力端子０．■、
■、■への入力を選択して出力０６ 、Ｏ＋ 、Ｏｘ
、Ｏｓとする。而してオーバフロー検出回路として作用
するのは一致検出回路５であり、入力データの最上位ビ
ット！３及び出力データの最上位ビット０゜を入力とし
、これら入力の一致、不−敗を検出し、一致／不−敗に
応じて０／１を出力し、°ｌ″出力時にはオーバフロー
とするようにしている。
クサｌの入力端子■及びマルチプレクサ２の入力端子■
に、人力！、はマルチプレクサ１の入力端子■、マルチ
プレクサ２の入力端子＠及びマルチプレクサ３の入力端
子■に、入力■、はマルチプレクサ２の入力端子■、マ
ルチプレクサ３の入力端子■及びマルチプレクサ４の入
力端子■に、また人力！、はマルチプレクサ３の入力端
子■並びにマルチプレクサ４の入力端子■及び■に夫々
与えられ、更に各マルチプレクサ１． ２． ３゜４の
入力端子■及びマルチプレクサ１の入力端子■は接地電
位としている。マルチプレクサ１，２゜３．４はシフト
信号（Ｓ＋、Ｓｏ） ＝ （０，０） （０，１） （
１，０）（１，１）の夫々に対応して入力端子０．■、
■、■への入力を選択して出力０６ 、Ｏ＋ 、Ｏｘ
、Ｏｓとする。而してオーバフロー検出回路として作用
するのは一致検出回路５であり、入力データの最上位ビ
ット！３及び出力データの最上位ビット０゜を入力とし
、これら入力の一致、不−敗を検出し、一致／不−敗に
応じて０／１を出力し、°ｌ″出力時にはオーバフロー
とするようにしている。
前述のマルチプレクサ１．２，３．４へのデータ人力及
びシフト信号（Ｓ、、 Ｓ、）による入力選択条件から
明らかなように（Ｓ＋、Ｓｏ） −（１，０）の場合が
１ビツト左シフトに相当するが、−数構出回路５は入力
されてきたデータの最上位ビットＩ３と１ビツト左シフ
トされた入力Ｉｔ（”Ｏｓ）を比較し、これが不一致で
ある場合はオーバフローし失とするのである。
びシフト信号（Ｓ、、 Ｓ、）による入力選択条件から
明らかなように（Ｓ＋、Ｓｏ） −（１，０）の場合が
１ビツト左シフトに相当するが、−数構出回路５は入力
されてきたデータの最上位ビットＩ３と１ビツト左シフ
トされた入力Ｉｔ（”Ｏｓ）を比較し、これが不一致で
ある場合はオーバフローし失とするのである。
而して以上の如きオーバフロー検出回路では１ビツトシ
フトする都度オーバフローの有無を検出していくから多
ビツトシフトの場合にはオーバフローを検出するまでの
クロックタイムを必要とし、動作速度が遅いという問題
点がある。
フトする都度オーバフローの有無を検出していくから多
ビツトシフトの場合にはオーバフローを検出するまでの
クロックタイムを必要とし、動作速度が遅いという問題
点がある。
本発明は斯かる問題点を解決するためになされたもので
あり、多ビツトシフトの場合においても１クロ・７クタ
イムでオーバフローを検出できる回路を提供することを
目的とする。
あり、多ビツトシフトの場合においても１クロ・７クタ
イムでオーバフローを検出できる回路を提供することを
目的とする。
本発明のオーバフロー検出回路はシフト対象として入力
されたデータの最上位ビットと他ビットとを比較して一
致、不一致に応じた２値のビー／ ）列信号を得、この
信号を優先順位分解器に通して得た信号と、シフト数を
デコードして得た信号とを大小比較し、その比較結果を
もってオーバフロー検出をすぺ（なしたものである。
されたデータの最上位ビットと他ビットとを比較して一
致、不一致に応じた２値のビー／ ）列信号を得、この
信号を優先順位分解器に通して得た信号と、シフト数を
デコードして得た信号とを大小比較し、その比較結果を
もってオーバフロー検出をすぺ（なしたものである。
この大小比較は１クロツクタイムで行われ、それによっ
てオーバフローが検出される。
てオーバフローが検出される。
以下本発明をその実施例を示す図面に基づいて詳述する
。
。
シフト対象として入力された例えば８ビツトのデータ■
。〜Ｉ、は一致検出回路１１へ入力される。
。〜Ｉ、は一致検出回路１１へ入力される。
−数構出回路１１は最上位ピッ） （ＭＳＢ）のデータ
と他のビットのデータとを比較し、一致する場合は“０
”、不一致の場合は“１″を出力する。比較は７ビツト
のデータについて行われ、７ビツトの比較結果信号の末
尾（ＬＳＢ）にはＭＳＢの反転信号を付加する。この８
ビツトの信号が出力信号として優先順位分解器１２へ入
力される。
と他のビットのデータとを比較し、一致する場合は“０
”、不一致の場合は“１″を出力する。比較は７ビツト
のデータについて行われ、７ビツトの比較結果信号の末
尾（ＬＳＢ）にはＭＳＢの反転信号を付加する。この８
ビツトの信号が出力信号として優先順位分解器１２へ入
力される。
従っていまシフト対象として入力されたデータが“００
００１０１０”である場合は一致検出回路出力は”００
０１０１０１’となる。
００１０１０”である場合は一致検出回路出力は”００
０１０１０１’となる。
優先順位分解器１２は最も優先順位が高い（最上位側の
）ビットのみを“ｌ＃とじ、他を“０１ として出力す
る回路であり、上述の例ではその出力は“０００１００
００”となる。
）ビットのみを“ｌ＃とじ、他を“０１ として出力す
る回路であり、上述の例ではその出力は“０００１００
００”となる。
この出力は大小比較回路１３へ入力される。
一方シフト数を示す３ビツトの信号Ｓｚ、Ｓ＋。
Ｓ、がデコーダ１４に入力される。この信号Ｓｔ。
Ｓ＋、Ｓｏは第１表に示すようにその３ビツトの値（０
，０，０） （０，０，１） （０，１，０）・・・（
１，１，１）で左シフト数０．１．２・・・７を示す。
，０，０） （０，０，１） （０，１，０）・・・（
１，１，１）で左シフト数０．１．２・・・７を示す。
第 １ 表
デコーダ１０は第１表に示すように左シフト数０゜１．
２・・・７の夫々に対応してＬＳＢ側からの位置が相異
なる８ビツトの信号（１０００００００） （０１００
００００） （００１０００００）・・・（０００００
００１）を出力し、これを大小比較回路１３へ優先順位
分解器１２とはＭＳＢ側、 ＬＳＢ側を逆転した態様で
与える。
２・・・７の夫々に対応してＬＳＢ側からの位置が相異
なる８ビツトの信号（１０００００００） （０１００
００００） （００１０００００）・・・（０００００
００１）を出力し、これを大小比較回路１３へ優先順位
分解器１２とはＭＳＢ側、 ＬＳＢ側を逆転した態様で
与える。
大小比較回路１３は優先順位分解器１２及びデコーダ１
４からの肉入力の大小を比較し優先順位分解器１２から
の入力がデコーダ１４０入力より大である場合はオーバ
フローありとして“ドを出力し、等しいかまたは小さい
場合はオーバフローなしとして“０”を出力する。
４からの肉入力の大小を比較し優先順位分解器１２から
の入力がデコーダ１４０入力より大である場合はオーバ
フローありとして“ドを出力し、等しいかまたは小さい
場合はオーバフローなしとして“０”を出力する。
前述の例の場合において左シフト数がＯ〜３である場合
は大小比較回路１３のデコーダ１４側からの人力が大又
は等しいから“０１が出力されオーバフローではないと
判断される。これに対して左シフト数が“４〜７”であ
る場合は優先順位分解器１２側からの入力が大であり°
１′が出力されオーバフローであると判断される。
は大小比較回路１３のデコーダ１４側からの人力が大又
は等しいから“０１が出力されオーバフローではないと
判断される。これに対して左シフト数が“４〜７”であ
る場合は優先順位分解器１２側からの入力が大であり°
１′が出力されオーバフローであると判断される。
〔発明の効果Ｊ
以上の如き本発明回路による場合はシフト対象として人
力されたデータの最上位ビットと一致するビットが上位
側から何ビットあるかを調べてこれとシフト値とを比較
する構成としているので多ビツトシフトの場合において
も１クロツクタイムでオーバフローの有無を検出できる
のである。
力されたデータの最上位ビットと一致するビットが上位
側から何ビットあるかを調べてこれとシフト値とを比較
する構成としているので多ビツトシフトの場合において
も１クロツクタイムでオーバフローの有無を検出できる
のである。
第１図は本発明回路のブロック図、第２図は従来のオー
バフロー検出回路をシックと共に示すブロック図である
。 １１・・・−数構出回路 Ｉ２・・・優先順位分解器１
３・・・大小比較回路 １４・・・デコーダなお、図中
、同一符号は同一、又は相当部分を示す。 代理人 大 岩 増 雄手続補正書３自
発ゝ
バフロー検出回路をシックと共に示すブロック図である
。 １１・・・−数構出回路 Ｉ２・・・優先順位分解器１
３・・・大小比較回路 １４・・・デコーダなお、図中
、同一符号は同一、又は相当部分を示す。 代理人 大 岩 増 雄手続補正書３自
発ゝ
Claims (1)
- 【特許請求の範囲】 １、シフト対象のデータの最上位ビットと他ビットとの
一致、不一致を検出し、一致、不一致に各対応する２値
のビット列信号を出力する一致検出回路と、 上記ビット列信号を入力とする優先順位分解器と、 前記データのシフト数を表す信号をデコードするデコー
ダと、 前記優先順位分解器及びデコーダの各出力の大小を比較
し、その大小に応じた２値信号を出力する大小比較回路
と を具備し、該大小比較回路出力をオーバフロー検出信号
となしてあることを特徴とするシフタ用オーバフロー検
出回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63005295A JP2565730B2 (ja) | 1988-01-12 | 1988-01-12 | オーバフロー検出回路 |
| US07/202,159 US4899304A (en) | 1988-01-12 | 1988-06-02 | Overflow detection circuit |
| DE3827291A DE3827291A1 (de) | 1988-01-12 | 1988-08-11 | Ueberlaufdetektorschaltung fuer ein schieberegister |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63005295A JP2565730B2 (ja) | 1988-01-12 | 1988-01-12 | オーバフロー検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01180629A true JPH01180629A (ja) | 1989-07-18 |
| JP2565730B2 JP2565730B2 (ja) | 1996-12-18 |
Family
ID=11607256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63005295A Expired - Fee Related JP2565730B2 (ja) | 1988-01-12 | 1988-01-12 | オーバフロー検出回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4899304A (ja) |
| JP (1) | JP2565730B2 (ja) |
| DE (1) | DE3827291A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02148134A (ja) * | 1988-11-29 | 1990-06-07 | Oki Electric Ind Co Ltd | オーバーフロー検出回路 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03100827A (ja) * | 1989-09-14 | 1991-04-25 | Mitsubishi Electric Corp | オーバフロー検出回路 |
| US5231600A (en) * | 1990-04-19 | 1993-07-27 | Bull Hn Information Systems Inc. | Overflow detector for anticipating producing invalid operands resulting from performing shift operations on such operands |
| US7110482B2 (en) * | 2000-12-29 | 2006-09-19 | Lockheed Martin Corporation | Method and apparatus for tracking invalid signals through a digital system |
| US9208839B2 (en) | 2014-03-20 | 2015-12-08 | Arm Limited | Predicting saturation in a shift operation |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6298425A (ja) * | 1985-10-24 | 1987-05-07 | Oki Electric Ind Co Ltd | 算術シフタ回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4282581A (en) * | 1979-10-15 | 1981-08-04 | Sperry Corporation | Automatic overflow/imminent overflow detector |
| DE3677051D1 (de) * | 1985-05-17 | 1991-02-28 | Nec Corp | Verarbeitungsschaltung, die es erlaubt den akkumulationsdurchsatz zu erhoehen. |
| US4722066A (en) * | 1985-07-30 | 1988-01-26 | Rca Corporation | Digital signal overflow correction apparatus |
-
1988
- 1988-01-12 JP JP63005295A patent/JP2565730B2/ja not_active Expired - Fee Related
- 1988-06-02 US US07/202,159 patent/US4899304A/en not_active Expired - Lifetime
- 1988-08-11 DE DE3827291A patent/DE3827291A1/de active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6298425A (ja) * | 1985-10-24 | 1987-05-07 | Oki Electric Ind Co Ltd | 算術シフタ回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02148134A (ja) * | 1988-11-29 | 1990-06-07 | Oki Electric Ind Co Ltd | オーバーフロー検出回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3827291A1 (de) | 1989-07-20 |
| US4899304A (en) | 1990-02-06 |
| DE3827291C2 (ja) | 1991-09-19 |
| JP2565730B2 (ja) | 1996-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5802399A (en) | Data transfer control unit for reducing memory requirements in an information processor by converting bit width of data being transferred between memory and processing parts | |
| EP0407177B1 (en) | Bit sequence reversing device | |
| JPS61214025A (ja) | 差の絶対値比較回路 | |
| JPH01180629A (ja) | オーバフロー検出回路 | |
| US4924421A (en) | Priority encoding system | |
| US5777906A (en) | Left shift overflow detection | |
| JPS5888925A (ja) | Ａｄｐｃｍ再生器 | |
| KR100241071B1 (ko) | 합과 합+1을 병렬로 생성하는 가산기 | |
| JPS60142735A (ja) | オ−バ−フロ−検出補正回路 | |
| JP2558739B2 (ja) | 絶対値回路 | |
| JPS6116329A (ja) | キヤリ先見演算器 | |
| JPH0217532A (ja) | ディジタル比較器 | |
| JPS616734A (ja) | 信号処理回路 | |
| JPS59201149A (ja) | パリテイ処理方式 | |
| JP2558939B2 (ja) | 丸め回路 | |
| JPH0580982A (ja) | 絶対値回路 | |
| JPS58164315A (ja) | デイジタル・アナログ変換器 | |
| JPS63145541A (ja) | モジュロｗ回路 | |
| JPS6079829A (ja) | コ−ド変換回路 | |
| JPS59228169A (ja) | ピ−クレベルモニタ−回路 | |
| JPH0319526A (ja) | 雑音低減装置 | |
| JPH0254333A (ja) | 大小比較回路 | |
| JPS61105640A (ja) | 並列補数回路 | |
| JPH0324619A (ja) | ２進負数表示変換器 | |
| JPS607315B2 (ja) | デイジタル相関検出器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |