JPH01181465A - 超高速半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 超高速半導体装置を製造する有力な技術とされているＳ
ＳＴ或いはＥＳＰＥＲなどの欠点を解消する半導体装置
の製造方法に関し、 ＳＳＴプロセスとＥＳＰＥＲプロセスに於ける欠点を解
消し、両者の利点のみを享受できるように、即ち、少な
い工程数で、しかも、容易に超高速半導体装置を製造す
ることができるようにすることを目的とし、 シリコン半導体基板（或いはシリコン半導体層）上に炭
化珪素膜と絶縁膜と多結晶シリコンからなる素子領域引
き出し配線層とを順に形成する工程と、次いで、前記素
子領域引き出し配線層に絶縁膜１ｉｉ１領域を形成して
から全面に絶縁膜を形成する工程と、次いで、表面から
炭化珪素膜に達する開口を形成し該開口を介して該炭化
珪素膜と前記素子領域引き出し配線層を接続する導電膜
を形成する工程と、次いで、該開口を介して前記炭化珪
素膜と前記素子領域引き出し配線層の一部とを結ぶ素子
引き出し配線層を形成する工程と、次いで、絶縁膜と基
板の役割を果たす多結晶シリコン層とシリコン・エッチ
ング液に耐える絶縁膜とを順に形成する工程と、次いで
、前記シリコン半導体基板を全て除去して炭化珪素膜を
表出させる工程とが含まれよう構成する。

〔産業上の利用分野〕

本発明は、超高速半導体装置を製造する有力な技術とさ
れているＳＳＴ　（ｓｕｐｅｒ　　ｓｅｌｆ−ａｌｉｇ
ｎｅｄ　　ｔｅｃｈｎｏｌｏｇｙ）或いはＥＳＰＥＲ（
ｅｍｉｔｔｅｒ　　ｂａｓｅ　　ｓｅＩｆ−ａｌｉｇｎ
　　ｗｉｔｈ　　ｐｏｌｙｓｉｌｉｃｏｎ　　５ｌｅｃ
ｔｒｏｄｅｓ　　ａ、ｎｄ　　ｒｅｇｉｓｔｅｒｓ）な
どの欠点を解消する半導体装置の製造方法に関する。

〔従来の技術〕

第１４図は標準的なＳＳＴプロセスで製造された超高速
バイポーラ半導体装置の要部切断側面図を表している。

図に於いて、２０はｎ型シリコン半導体基板、２１は二
酸化シリコン（ＳｉＯｚ）からなるフィールド絶縁膜、
２２は能動領域を覆う二酸化シリコンからなる絶縁膜、
２３は窒化シリコン（Ｓ　ｉ　３Ｎ４）からなる絶縁膜
、２４はｐ型多結晶シリコン・ベース引き出し配線層、
２５は二酸化シリコンからなる絶縁膜、２６は二酸化シ
リコンからなる絶縁膜、２７は半導体基板２０とベース
引き出し配線層２４との間を導電接続する為のｐ型多結
晶シリコン・コンタクト層、２８はｐ型内部ベース領域
、２９は二酸化シリコンからなる絶縁膜、３０はｎ型多
結晶シリコン膜、３１はｎ型多結晶シリコン・エミッタ
電極、３２はｐ型外部ベース領域、３３はｎ型エミッタ
領域をそれぞれ示している。

この半導体装置を製造する際、内部ベース領域２８及び
エミッタ領域３３の形成予定部分に於けるベース引き出
し配線層２４を貫通する開口を形成する必要があり、そ
の場合、下地にシリコン・エッチング液ではエツチング
されない窒化シリコンからなる絶縁膜２３が介在してい
るので、そのエツチングは自動的に停止させることが可
能であり、再現性は大変良好である。また、内部ベース
領域２８と外部ベース領域３２の関係は、前記開口を穿
ち、内部ベース領域２８を形成してから実施される絶縁
膜２３のサイド・エツチングに依って規定されるので、
ずれを生ずることは皆無であり、セルフ・アライメント
的に形成されることになるので、半導体装置を高速化す
るのに有効な微細なベースを形成するのに好適である。

第１５図は標準的なＥＳＰＥＲプロセスで製造された超
高速バイポーラ半導体装置の要部切断側面図を表してい
る。

図に於いて、５１はｎ型シリコン半導体基板、５２は二
酸化シリコンからなるフィールド絶縁膜、５３はｐ型多
結晶シリコン・ベース引き出し配線層、５４は二酸化シ
リコンからなる絶縁膜、５５は二酸化シリコンからなる
絶縁膜、５６はｐ型内部ベース領域、５７は二酸化シリ
コンからなる絶縁膜、５８はｎ型多結晶シリコン膜、５
９はｎ型多結晶シリコン・エミッタ電極、６０はｎ型エ
ミッタ領域、６１はｐ型外部ベース領域をそれぞれ示し
ている。

この半導体装置を製造する際、ベース引き出し配線層５
３の下地には窒化シリコンからなる絶縁膜や二酸化シリ
コンからなる絶縁膜がなく、従って、それらのサイド・
エツチング或いは半導体基板５１とベース引き出し配線
層５３との間を導電接続する為の多結晶シリコン・コン
タクト層の形成などは不要であり、第１４図について説
明したＳＳＴプロセスに比較すると工程数はかなり減少
する。

〔発明が解決しようとする課題〕 第１４図について説明したＳＳＴプロセスに依る場合、
ベース引き出し配線層２４の下地には窒化シリコンから
なる絶縁膜２３や二酸化シリコンからなる絶縁膜２２の
形成、それらのサイド・エツチング、半導体基板２０と
ベース引き出し配線層２４との間を導電接続する為の多
結晶シリコン・コンタクト層２７の形成などが必要であ
り、その工程数は、通常のバイポーラ半導体装置を製造
する場合に比較すると、かなり増加している。

第１５図について説明したＥＳＰＥＲプロセスに依る場
合、内部ベース領域５６及びエミッタ領域６０の形成予
定部分に於けるベース引き出し配線層５３を貫通する開
口を形成するに際し、その下地には窒化シリコンからな
る絶縁膜が存在しないので、半導体基板５１までもエツ
チングされる虞があり、その制御は難しく、また、内部
ベース領域５６と外部ベース領域６１との相対関係はＳ
ＳＴプロセスのようなセルフ・アライメント方式で定ま
るものではないことから、その形成に位置合わせ余裕が
必要であり、従って、ベースの微細化はできないから、
ベース・コレクタ間に寄生する接合容量の低減は期待で
きず、高速化には不利である。

本発明は、ＳＳＴプロセスとＥＳＰＥＲプロセスに於け
る欠点を解消し、両者の利点のみを享受できるようにし
ようとする。

〔課題を解決するための手段〕

本発明に依る超高速半導体装置の製造方法に於いては、
シリコン半導体基板（例えばシリコン半休基板１）上に
炭化珪素膜（例えば炭化珪素膜２）と絶縁膜（例えば絶
縁膜３）と多結晶シリコンからなる素子領域引き出し配
線層（例えば引き出し配線層４）とを順に形成する工程
と、次いで、前記素子領域引き出し配線層に絶縁分離領
域（例えば絶縁分離領域５）を形成してから全面に絶縁
膜（例えば絶縁膜６）を形成する工程と、次いで、表面
から炭化珪素膜に達する開口（例えば開口３Ａ）を形成
し該開口を介して該炭化珪素膜と前記素子領域引き出し
配線層を接続する導電膜（例えば多結晶シリコン膜７）
を形成する工程と、次いで、該開口を介して前記炭化珪
素膜と前記素子領域引き出し配線層の一部とを結ぶ素子
領域引き出し配線層（例えば引き出し配線層９）を形成
する工程と、次いで、絶縁膜（例えば絶縁膜１０）と基
板の役割を果たす多結晶シリコン層（例えば多結晶シリ
コン層１１）とシリコン・エッチング液に耐える絶縁膜
（例えば絶縁膜１２）とを順に形成する工程と、次いで
、前記シリコン半導体基板を全て除去して炭化珪素膜を
表出させる工程とが含まれている。

〔作用〕

前記手段を採ることに依り、ＳＳＴプロセスで製造する
よりも少ない工程数で、しかも、ＥＳＰＥＲプロセスよ
りも迩かに安定なプロセスで、高速化及び高集積化され
た半導体装置を容易に製造することができる。

〔実施例〕 第１図乃至第１１図は本発明一実施例を解説する為の工
程要所に於ける半導体装置の要部切断側面図を表し、以
下、これ等の図を参照しつつ説明する。

第１図参照 （１）　　Ｍ圧気相エピタキシャル成長法を適用するこ
とに依り、ｎ型シリコン半導体基板１上に厚さ例えば１
５００　（人〕程度の炭化珪素（Ｓ　ｉ　Ｃ）膜２を形
成する。この炭化珪素膜２としては、β炭化珪素膜であ
ることが望ましい。

第２図参照 （２）　　化学気相成長（ｃｈｅｍｉｃａ　ｌ　　ｖａ
ｐ。

ｒ　　ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法を適用するこ
とに依り、厚さ例えば２０００　　（人〕程度の二酸化
シリコンからなる絶縁膜３を形成し、同じ＜　ＣＶＤ法
を適用することに依り、厚さ例えば３０００　（人〕程
度の多結晶シリコンからなるエミッタ及びベースなどの
引き出し配線層４を形成する。

（３１ＣＶＤ法を適用することに依り、選択酸化法を実
施する際の耐酸化性マスクとなる厚さ例えば１５００　
（人〕程度の窒化シリコンからなる絶縁膜（図示せず）
を形成し、次いで、通常のフォト・リソグラフィ技術を
適用することに依り、前記窒化シリコンからなる絶縁膜
の選択的エツチングを行って絶縁分離領域形成予定部分
に引き出し配線層４の一部表面を露出させる開口を形成
し、熱酸化法を適用することに依り、二酸化シリコンか
らなる絶縁分離領域５を形成する。

（４）　　耐酸化性マスクとして用いた前記窒化シリコ
ンからなる絶縁膜を除去してから、フォト・リソグラフ
ィ技術のレジスト・プロセスを適用することに依り、フ
ォト・レジストからなりベース領域形成予定部分に開口
を有するイオン注入マスク（図示せず）を形成し、イオ
ン注入法を適用することに依り、硼素イオンの打ち込み
を行う。この場合、打ち込みエネルギとしては、例えば
４０（ＫｅＶ）程度、ドーズ量としては、例えば５　Ｘ
　１０Ｉ５（（Ｊ−”）程度として良い。

次いで、前記イオン注入マスクを除去してから、前記と
同様にしてエミッタ領域形成予定部分に開口を有するイ
オン注入マスク（図示せず）を形成し、イオン注入法を
適用することに依り、燐イオンの打ち込みを行う。この
場合、打ち込みエネルギとしては、例えば７０（ＫａＶ
）程度、ドーズ量としては、例えば５×ｌＯ璽５　　（
ｃｍ−”）程度として良い。

次いで、ＣＶＤ法を適用することに依り、厚さ例えば３
０００　（人〕程度の二酸化シリコンからなる絶縁膜６
を形成する。

第３図参照 （５）通常のフォト・リソグラフィ技術に於けるレジス
ト・プロセス及び反応性イオン・エツチング（ｒｅａｃ
ｔｉｖｅ　　ｉｏｎ　　ｅｔｃｈｉｎｇ：ＲＩＥ）法を
適用することに依り、絶縁膜６、引き出し配線層４、絶
縁膜３の選択的エツチングを行い、コレクタ領域形成予
定部分に開口３Ａを形成する。

尚、このエツチングは炭化珪素膜２の表面で自動的に停
止する。

第４図参照 （６１ＣＶＤ法を適用することに依り、厚さ例えば３０
００　（人〕程度の多結晶シリコン膜７を形成する。

第５図参照 （７）ＲＩＥ法を通用することに依り、多結晶シリコン
膜７の異方性エツチングを行うことに依り、開口３Ａの
内壁のみに多結晶シリコン膜７を残留させる。

第６図参照 （８）湿性酸化雰囲気中に於いて、温度を１０００（’
Ｃ）程度、時間を６０〔分〕程度とする熱処理を行い、
多結晶シリコン膜７を覆う厚さ例えば２０００　（人〕
程度の二酸化シリコンからなる絶縁膜８を形成する。尚
、この際、表出されている炭化珪素膜２も僅かに酸化さ
れて極薄い絶縁膜が生成される。

第７図参照 （９）　　フン酸をエッチャントとする浸漬法を適用す
ることに依り、炭化珪素膜２を覆う前記薄い絶縁膜を除
去する。

α〔フォト・リソグラフィ技術を適用することに依り、
絶縁膜６の選択的エツチングを行い、エミッタ領域形成
予定部分に開口を形成してから、ＣＶＤ法を適用するこ
とに依り、厚さ例えば３０００〔人〕程度の多結晶シリ
コンからなるエミッタ引き出し配線層９を形成する。

次いで、イオン注入法を適用することに依り、燐イオン
の打ち込みを行い、次いで、活性化の為の熱処理をして
引き出し配線層９をｎ型化する。この場合、打ち込みエ
ネルギとしては、例えば７０（ＫｅＶ）程度、ドーズ量
としては、例えば５　Ｘ　１０１５　（Ｃｍ−”）程度
、熱処理温度としては、例えば９００（’Ｃ）程度、熱
処理時間としては、例えば３０〔分〕程度として良い。

次いで、フォト・リソグラフィ技術を適用することに依
り、引き出し配線Ｎ９のパターニングを行う。

第８図参照 ０υ　ＣＶＤ法を適用することに依り、厚さ例えば２０
００　（人〕程度の二酸化シリコンからなる絶縁膜１０
を形成する。

次いで、同じ（ＣＶＤ法を適用することに依り、厚さ例
えば６００〔μｍ〕程度の多結晶シリコン層１１を形成
する。この多結晶シリコン層１１は基板の役割を果たす
ものであるから、それと同程度の厚さが必要である。

次いで、同じ＜　ＣＶＤ法を適用することに依り、厚さ
例えば２０００　（人）程度の窒化シリコンからなる絶
縁膜１２を形成する。

第９図参照 ０り　シリコン・エッチング液、例えば、ＨＦ＋Ｎ０３
混液をエッチャントとする浸漬法を適用することに依り
、基板ｌを除去する。この際、炭化珪素膜２及び絶縁膜
１２がエッチャントに対する防禦の役目を果たす。尚、
図では、基板１を除去してから反転した状態を表しであ
る。

第１０図参照 ０３１ＣＶＤ法を適用することに依り、ｎ型不純物を含
有した多結晶シリコンからなるコンタクト層１３を厚さ
例えば５００〔人〕程度に形成する。

次いで、フォト・リソグラフィ技術に於けるレジスト・
プロセス及びＲＩＥ法を適用することに依り、多結晶シ
リコンからなるコンタクト層１３及び炭化珪素膜２のパ
ターニングを行い、メサ状に形成する。

第１１図参照 α４）　　ＣＶＤ法を適用することに依り、厚さ例えば
２０００　（人〕程度の二酸化シリコンからなる絶縁膜
１４を形成する。

次いで、温度例えば１０００（”Ｃ）、時間例えば３０
〔分〕の熱処理を行う。

次いで、通常のフォト・リソグラフィ技術を適用するこ
とに依り、絶縁膜１４及び絶縁膜４の選択的エツチング
を行い、電極コンタクト窓の形成を行う。

次いで、真空蒸着法並びにフォト・リソグラフィ技術を
適用することに依り、アルミニウム膜の形成及びそのパ
ターニングを行って、エミッタ電極１５、ベース電極１
６、コレクタ電極１７を形成する。

前記説明した実施例に於ける特徴を列挙すると次の通り
である。

（ａ）　　工程（５）で絶縁膜６、引き出し配線層４、
絶縁膜３の選択的エツチングを行って、コレクタ領域形
成予定部分に開口３Ａを形成する際、炭化珪素膜２がエ
ツチング・ストッパの役割を果たすので、安定な加工を
再現性良〈実施することができる。

（ｂｌ　　多結晶シリコンと炭化珪素との酸化レートの
違いに基づき、炭化珪素膜２０表面のみを選択的に露出
させることができるので、少ない工程数で、しかも、ベ
ース面積及びエミッタ面積の両方を小さくすることがで
き、その結果、エミッタ・ベース間或いはベース・コレ
クタ間の寄生容量を低減させることができ、素子の高速
化を期待できる。

（Ｃ）　　炭化珪素膜２をエツチング・ストッパとして
半導体基板ｌを全て除去し、５ＯＩ（ｓｉｌｉｃｏｎ　
　ｏｎ　　１ｎｓｕｌａｔｏｒ）構造と同様な構造、即
ち、絶縁物基板上に電気的にはシリコン層と同じ働きを
する炭化珪素膜が存在する構造を実現させているので、
通常、シリコン半導体基板との間に存在する寄生容量は
全て排除され、高速化に有効である。

（ｄｌ　　当初、炭化珪素膜２の上に形成した構造物、
例えば、ベース引き出し配線層４、絶縁分離領域５、エ
ミッタ引き出し配線層９などは、最終的には、炭化珪素
膜２の下に埋め込まれた構成となり、表面の平坦性は大
変価れているので、多層配線を施しても断線などの問題
は発生しない。

（Ｑ）　　半導体基板１を除去した後は、多結晶シリコ
ン層１１が基板の役割を果して工程を流れてゆくことに
なるが、通常、多結晶シリコン層を基板にすると、エピ
タキシャル成長のシリコン基板に比較して割れ易く、熱
処理で湾曲し易い。

然しなから、前記実施例のプロセスでは、半導体基板１
が存在する間に殆どの熱処理を終了しているので、前記
のような問題を回避することができ、また、微細な開口
形成も半導体基板１が存在する間に行われているので、
反りに依る位置合わせ困難の問題も発生しない。

（ｆ）　　従来技術に依る通常のバイポーラ半導体装置
では絶対に必要とされていた埋め込み層、素子間分離、
コレクタ拡散層などを形成する工程が不要であるから、
工程数は著しく少なくなる。

（幻　前記したように素子間分離が不要であるから、高
集積化するのに有利である。

ところで、本発明は静電誘導トランジスタ（Ｓｔａｔｉ
ｃ　　　１ｎｄｕｃｔｉｏｎ　　　ｔｒａｎｓｉｓｔｏ
ｒ：５ＩＴ）を構成するのに好適であり、次に、その説
明をしよう。

第１２図及び第１３図はＳＩＴを説明する為の拡大要部
切断側面図を表し、第１図乃至第１１図に於いて用いた
記号と同記号は同部分を示すか或いは同じ意味を持つも
のとする。

図に於いて、１８はｐ型ソース領域、１９はｎ＋＋ゲー
ト領域、２０はｎ＋型トドレイン領域ｅは電子、ＤＬは
空乏層をそれぞれ示している。

本実施例では、コレクタ電極１７がドレイン電極として
動作し、また、図示されていないが、エミッタ電極１５
がソース電極、ベース電極１６がゲート電極としてそれ
ぞれ動作するものであり、また、炭化珪素膜２の厚さは
電子ｅの平均自由行程以下にしである。

第１２図はＳＩＴがオンになっている場合を表していて
、前記したように、本実施例では、炭化珪素膜２の厚さ
が電子の平均自由行程以下になっていることから、電子
ｅはソース領域１８がらドレイン領域２０に殆ど無散乱
で走行する、所謂、パリスティック効果が得られる。

第１３図はＳＩＴがオフになっている場合を表していて
、ｎ″″型である炭化珪素膜２には空乏層ＤＬが拡がり
、ソース領域１８からドレイン領域２０へ向かう電子は
存在しない。

ここに説明したＳＩＴに於いても、第１図乃至第１１図
について説明したバイポーラ半導体装置と同様、製造は
容易であり、また、その工程数は少ないなどの効果を享
受することができ、しかも、超高速である。

〔発明の効果〕

本発明に依る超高速半導体装置の製造方法に於いては、
シリコン半導体基板上に炭化珪素膜と絶縁膜と多結晶シ
リコンからなる素子領域引き出し配線層とを順に形成し
、前記素子領域引き出し配線層に絶縁分離領域を形成し
てから全面に絶縁膜を形成し、表面から炭化珪素膜に達
する開口を形成し該開口を介して該炭化珪素膜と前記素
子領域引き出し配線層を接続する導電膜を形成し、該開
口を介して前記炭化珪素膜と前記素子領域引き出し配線
層の一部とを結ぶ素子引き出し配線層を形成し、絶縁膜
と基板の役割を果たす多結晶シリコン層とシリコン・エ
ッチング液に耐える絶縁膜とを順に形成し、前記シリコ
ン半導体基板を全て除去して炭化珪素膜を表出させるよ
うにしている。

前記構成を採るこぶに依り、ＳＳＴプロセスで製造する
よりも少ない工程数で、しかも、ＥＳＰＥＲプロセスよ
りも逼かに安定なプロセスで、高速化及び高集積化され
た半導体装置を容易に製造することができる。

【図面の簡単な説明】

第１図乃至第１１図は本発明一実施例を説明する為の工
程要所に於ける半導体装置の要部切断側面図、第１２図
及び第１３図は他の実施例を説明する為の工程要所に於
ける半導体装置の要部切断側面図、第１４図及び第１５
図は従来例を説明する為の半導体装置の要部切断側面図
をそれぞれ表している。 図に於いて、ｌはシリコン半導体基板、２は炭化珪素膜
、３は絶縁膜、３Ａは開口、４は多結晶シリコンの引き
出し配線層、５は絶縁分離領域、６は絶縁膜、７は多結
晶シリコン膜、８は絶縁膜、９は多結晶シリコンの引き
出し配線層、１０は絶縁膜、１１は多結晶シリコン層、
１２は絶縁膜、１３はコンタクト層、１４は絶縁膜膜、
１５はエミッタ電極、１６はベース電極、１７はコレク
タ電極をそれぞれ示している。 特許出願人　　　富士通株式会社 代理人弁理士　　相　谷　昭　司 代理人弁理士　　渡　邊　弘　− 第３図 第４図 第７図 銅８図 第１１図 鞘１２図 第１３図 従来例の要部切断側面図 第１４図

Claims (1)

1. 【特許請求の範囲】 　シリコン半導体基板（或いはシリコン半導体層）上に
   炭化珪素膜と絶縁膜と多結晶シリコンからなる素子領域
   引き出し配線層とを順に形成する工程と、 次いで、前記素子領域引き出し配線層に絶縁分離領域を
   形成してから全面に絶縁膜を形成する工程と、 次いで、表面から炭化珪素膜に達する開口を形成し該開
   口を介して該炭化珪素膜と前記素子領域引き出し配線層
   を接続する導電膜を形成する工程と、 次いで、該開口を介して前記炭化珪素膜と前記素子領域
   引き出し配線層の一部とを結ぶ素子引き出し配線層を形
   成する工程と、 次いで、絶縁膜と基板の役割を果たす多結晶シリコン層
   とシリコン・エッチング液に耐える絶縁膜とを順に形成
   する工程と、 次いで、前記シリコン半導体基板を全て除去して炭化珪
   素膜を表出させる工程と が含まれてなることを特徴とする超高速半導体装置の製
   造方法。