JPH0126184B2 - - Google Patents
Info
- Publication number
- JPH0126184B2 JPH0126184B2 JP56071653A JP7165381A JPH0126184B2 JP H0126184 B2 JPH0126184 B2 JP H0126184B2 JP 56071653 A JP56071653 A JP 56071653A JP 7165381 A JP7165381 A JP 7165381A JP H0126184 B2 JPH0126184 B2 JP H0126184B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor layer
- forming
- base
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製法に関する。
従来、バイポーラ・トランジスタを形成する場
合、ベース領域の内側にはいるようにエミツター
を形成するか、あるいは、エミツター及びベース
の端が重なるような構造をとるか、どちらかの方
法がなされている。しかし、いずれにせよ、これ
らの方法ではエミツター領域とベースのコンタク
ト領域との距離が、フオト・リソグラフイの限界
で制限されている。つまり、一般に3μmルールと
か4μmルールなどによつて制限される。また、さ
らに微細化することはプロセス上あるいはその他
の点で不利な事が多い。このように、フオト・リ
ソグラフイの制限で微細化が困難な為、超高速ト
ランジスターを形成する際、種々のプロセスが考
えられているが、最も重要なことは、単純でかつ
自己整合的にそれらの微細化がなされることであ
る。
合、ベース領域の内側にはいるようにエミツター
を形成するか、あるいは、エミツター及びベース
の端が重なるような構造をとるか、どちらかの方
法がなされている。しかし、いずれにせよ、これ
らの方法ではエミツター領域とベースのコンタク
ト領域との距離が、フオト・リソグラフイの限界
で制限されている。つまり、一般に3μmルールと
か4μmルールなどによつて制限される。また、さ
らに微細化することはプロセス上あるいはその他
の点で不利な事が多い。このように、フオト・リ
ソグラフイの制限で微細化が困難な為、超高速ト
ランジスターを形成する際、種々のプロセスが考
えられているが、最も重要なことは、単純でかつ
自己整合的にそれらの微細化がなされることであ
る。
本発明は、これらの微細加工を必要とせずか
つ、エミツター領域とベースのコンタクト領域の
距離を自己整合的にサブミクロンで形成でき、さ
らにベース抵抗の低減用の補助ベースの接合深さ
を浅くできるなどの特徴を有するものである。
つ、エミツター領域とベースのコンタクト領域の
距離を自己整合的にサブミクロンで形成でき、さ
らにベース抵抗の低減用の補助ベースの接合深さ
を浅くできるなどの特徴を有するものである。
すなわち、本発明によれば、一導電型の半導体
基板の所望部を耐酸化性絶縁膜を形成し、これを
マスクとして厚い酸化膜を形成し、この耐酸化性
絶縁膜を介して他の導電型の不純物を半導体基板
に導入してベース領域を形成し、その後耐酸化性
絶縁膜の一部を除去し、この除去して露出する部
分に他の導電型の不純物を含有する第１の多晶質
半導体層を設け、この第１の多晶質半導体層を熱
酸化して表面に薄い酸化膜を形成するとともに含
有不純物をベース領域に導入してベース・コンタ
クト領域を形成し、残る耐酸化性絶縁膜の前述の
薄い酸化膜および第１の多晶質半導体層に重なる
部分以外を除去し、この除去して露出するベース
領域をおおい前述の薄い酸化膜上に延在する一導
電型の不純物を含有する第２の多晶質半導体層を
形成し、熱処理によつてこの第２の多晶質半導体
層に含有する不純物をベース領域に導入してエミ
ツタ領域を形成する半導体装置の製法を得る。
基板の所望部を耐酸化性絶縁膜を形成し、これを
マスクとして厚い酸化膜を形成し、この耐酸化性
絶縁膜を介して他の導電型の不純物を半導体基板
に導入してベース領域を形成し、その後耐酸化性
絶縁膜の一部を除去し、この除去して露出する部
分に他の導電型の不純物を含有する第１の多晶質
半導体層を設け、この第１の多晶質半導体層を熱
酸化して表面に薄い酸化膜を形成するとともに含
有不純物をベース領域に導入してベース・コンタ
クト領域を形成し、残る耐酸化性絶縁膜の前述の
薄い酸化膜および第１の多晶質半導体層に重なる
部分以外を除去し、この除去して露出するベース
領域をおおい前述の薄い酸化膜上に延在する一導
電型の不純物を含有する第２の多晶質半導体層を
形成し、熱処理によつてこの第２の多晶質半導体
層に含有する不純物をベース領域に導入してエミ
ツタ領域を形成する半導体装置の製法を得る。
次に本発明の実施例を説明する前に、自己整合
的にエミツターが形成できる従来のトランジスタ
ーの一例を比較の為に第１図に示す。すなわち、
コレクタ領域（n-型領域）６にベース領域（Ｐ
型領域）５、グラフトベース（P+型領域）７、
エミツタ領域（n+型領域）８が形成され、ここ
に多結晶シリコン配線層２，９がそれぞれ接続さ
れている。そしてエミツター−ベース・コンタク
ト間距離は、分離酸化膜４の寸法で決定される。
つまり、この膜４を形成する時、耐酸化性被膜を
フオト・エツチによりパターニングし、続いて多
晶質シリコンがこの耐酸化性被膜をマスクとして
選択酸化される。このことは、その寸法はフオ
ト・リソグラフイの限界によつて微細化の制限が
なされる。あるいは、選択酸化の際生じる二酸化
シリコンの広がりにも同じく制限されることにな
る。以上のように、素子自体の微細化を行なつて
も、それに見合うだけのエミツター−ベースコン
タクト間距離を縮めることが困難になつてくる。
的にエミツターが形成できる従来のトランジスタ
ーの一例を比較の為に第１図に示す。すなわち、
コレクタ領域（n-型領域）６にベース領域（Ｐ
型領域）５、グラフトベース（P+型領域）７、
エミツタ領域（n+型領域）８が形成され、ここ
に多結晶シリコン配線層２，９がそれぞれ接続さ
れている。そしてエミツター−ベース・コンタク
ト間距離は、分離酸化膜４の寸法で決定される。
つまり、この膜４を形成する時、耐酸化性被膜を
フオト・エツチによりパターニングし、続いて多
晶質シリコンがこの耐酸化性被膜をマスクとして
選択酸化される。このことは、その寸法はフオ
ト・リソグラフイの限界によつて微細化の制限が
なされる。あるいは、選択酸化の際生じる二酸化
シリコンの広がりにも同じく制限されることにな
る。以上のように、素子自体の微細化を行なつて
も、それに見合うだけのエミツター−ベースコン
タクト間距離を縮めることが困難になつてくる。
一方、本発明はこれらの欠点を解消すべく、自
己整合的にかつ微細加工の技術を必要とせずに、
前記例のトランジスターのエミツター−ベースコ
ンタクト距離を縮少できるなどの特徴を有するも
のである。
己整合的にかつ微細加工の技術を必要とせずに、
前記例のトランジスターのエミツター−ベースコ
ンタクト距離を縮少できるなどの特徴を有するも
のである。
次に、本発明の実施例を図を用いて詳細に説明
する。まず、シリコン窒化膜を用いて選択酸化さ
れて形成されたベース領域にそのシリコン窒化膜
上からホウ素をイオン注入することにより、ベー
スを形成する。続いて、ベース・コンタクト部の
シリコン窒化膜を除去し、開孔後、全面に多晶質
シリコンを成長させる。
する。まず、シリコン窒化膜を用いて選択酸化さ
れて形成されたベース領域にそのシリコン窒化膜
上からホウ素をイオン注入することにより、ベー
スを形成する。続いて、ベース・コンタクト部の
シリコン窒化膜を除去し、開孔後、全面に多晶質
シリコンを成長させる。
ここで、１つの実施例を、第２図乃至第６図に
示してある。第１図と同じ機能のところは同じ符
号で示してある。第２図では、不純物無添加多晶
質シリコン２を成長させ、フオト・レジスト１に
より、ベース・コンタクト引き出し領域を除いて
覆う。ここで、レジスト１はシリコン窒化膜３の
端よりも内側になるようにする。理想的には、こ
の距離ａは零でも可能であるが、実際問題として
目合せマージンは必要である。この距離ａが最終
的には、エミツター−ベースコンタクト間距離に
なることが本発明の大きな特徴の１つであり、最
低1μm程度にすることが可能である。そして、該
主面全体にホウ素をイオン打ち込みする。レジス
ト１に被覆されていない領域には高濃度（具体的
には1018cm-3以上）のホウ素が打ち込まれ、グラ
フトベース７が形成される。その後、レジスト１
を剥離し、ホウ素濃度による選択エツチ液（例え
ばKOHなど）により、非打ち込み領域の多晶質
シリコンを除去する。
示してある。第１図と同じ機能のところは同じ符
号で示してある。第２図では、不純物無添加多晶
質シリコン２を成長させ、フオト・レジスト１に
より、ベース・コンタクト引き出し領域を除いて
覆う。ここで、レジスト１はシリコン窒化膜３の
端よりも内側になるようにする。理想的には、こ
の距離ａは零でも可能であるが、実際問題として
目合せマージンは必要である。この距離ａが最終
的には、エミツター−ベースコンタクト間距離に
なることが本発明の大きな特徴の１つであり、最
低1μm程度にすることが可能である。そして、該
主面全体にホウ素をイオン打ち込みする。レジス
ト１に被覆されていない領域には高濃度（具体的
には1018cm-3以上）のホウ素が打ち込まれ、グラ
フトベース７が形成される。その後、レジスト１
を剥離し、ホウ素濃度による選択エツチ液（例え
ばKOHなど）により、非打ち込み領域の多晶質
シリコンを除去する。
あるいは、この工程でのもう一つの実施例を示
す第７図のように、第２図のフオト・レジスト１
の被覆状況とは逆のネガーポジ関係のパターン、
つまりベース・コンタクト引き出し領域１０のみ
を覆うようにする。その後非被覆領域の多晶質シ
リコンを除去するわけである。ここで、補助ベー
ス用のボロンはパターニングの前後どちらで拡散
を行なつてもよいが、一般的に拡散後パターニン
グする方が望ましい。
す第７図のように、第２図のフオト・レジスト１
の被覆状況とは逆のネガーポジ関係のパターン、
つまりベース・コンタクト引き出し領域１０のみ
を覆うようにする。その後非被覆領域の多晶質シ
リコンを除去するわけである。ここで、補助ベー
ス用のボロンはパターニングの前後どちらで拡散
を行なつてもよいが、一般的に拡散後パターニン
グする方が望ましい。
このように実施例を２つ（第２図、第７図）示
したが、どちらかの方法により形成されたベース
コンタクト引き出し領域１０の表面を200〜300mm
程度酸化により二酸化シリコン４をつける。この
時、同時に、多晶質シリコン中のホウ素を補助ベ
ース用として、ベースコンタクト部に拡散させ
る。この様子は、第３図に示している。
したが、どちらかの方法により形成されたベース
コンタクト引き出し領域１０の表面を200〜300mm
程度酸化により二酸化シリコン４をつける。この
時、同時に、多晶質シリコン中のホウ素を補助ベ
ース用として、ベースコンタクト部に拡散させ
る。この様子は、第３図に示している。
次に、第４図で示したように、シリコン窒化膜
３が表出している領域上の該膜４を全面除去す
る。この領域は、エミツターの拡散窓になる。つ
まり、第２図で決定されたパターンにより、自己
整合的にエミツター拡散窓が形成されることにな
る。この様子は第４図に示してある。続いて、全
面にエミツター形成用不純物（例えば、ヒ素）を
含んだ多晶質シリコン９を成長させる。エミツタ
ーを形成し、フオト・レジスト１で第５図のよう
にパターニングする。ここで、フオトレジスト１
のパターニングは、例えば第５図で示した通り、
完全にベース・コンタクト部の真上に掛つていて
も何ら問題はない。このことは、微細加工技術を
用いなくてもエミツター−ベース・コンタクト間
距離を微細にでき、その後の配線敷設に十分なマ
ージンを持たせることが可能になる。この特徴は
本発明の大きな特徴の一つであり、4μmルールを
用いても微細化を可能にしている。
３が表出している領域上の該膜４を全面除去す
る。この領域は、エミツターの拡散窓になる。つ
まり、第２図で決定されたパターンにより、自己
整合的にエミツター拡散窓が形成されることにな
る。この様子は第４図に示してある。続いて、全
面にエミツター形成用不純物（例えば、ヒ素）を
含んだ多晶質シリコン９を成長させる。エミツタ
ーを形成し、フオト・レジスト１で第５図のよう
にパターニングする。ここで、フオトレジスト１
のパターニングは、例えば第５図で示した通り、
完全にベース・コンタクト部の真上に掛つていて
も何ら問題はない。このことは、微細加工技術を
用いなくてもエミツター−ベース・コンタクト間
距離を微細にでき、その後の配線敷設に十分なマ
ージンを持たせることが可能になる。この特徴は
本発明の大きな特徴の一つであり、4μmルールを
用いても微細化を可能にしている。
第６図は、エミツター・コンタクトの多晶質シ
リコンをマスクに用い、ベース・コンタクト引き
出し領域１０の配線とのコンタクト部の二酸化シ
リコン層４を全面除去した結果を示している。
リコンをマスクに用い、ベース・コンタクト引き
出し領域１０の配線とのコンタクト部の二酸化シ
リコン層４を全面除去した結果を示している。
最後に、第８図にもう一つの実施例を示す。こ
れは前述の第２図〜第７図の手順で行なわれる
が、エミツター８及びそのコンタクト引き出し多
晶質シリコン９の両側に、補助用ベース７及びベ
ース・コンタクト引き出し領域２を有している。
この場合も、前述の例と同様の設計ルール及び手
法によつて作られる。
れは前述の第２図〜第７図の手順で行なわれる
が、エミツター８及びそのコンタクト引き出し多
晶質シリコン９の両側に、補助用ベース７及びベ
ース・コンタクト引き出し領域２を有している。
この場合も、前述の例と同様の設計ルール及び手
法によつて作られる。
第１図はエミツターを自己整合的形成できる従
来のトランジスタを示す断面図である。第２図か
ら第６図までは本発明の製法の実施例を工程の手
順に従つて示した断面図である（但し、ベース形
成までの工程については省いている）。また第７
図は第２図と異なる製法による実施例を示す。従
つて、それ以降の構造及び製法に関しては、第３
図から第６図と同様である。そして、第８図はベ
ース・コンタクトを二つ有する場合の実施例の最
終的な構造を示す。この間の、工程は第２図ない
し第６図で示した手順で行なうものである。 尚、図において、１……フオト・レジスト、２
……多晶質シリコン（ホウ素添加あるいは無添
加）、３……シリコン窒化膜、４……二酸化シリ
コン、５……ベース領域（ｐ型領域）、６……コ
レクター領域（n-型領域）、７……ベース抵抗低
減補助用ベース領域（グラフト・ベース、p+型
領域）、８……エミツタ領域（n+型領域）、９…
…ヒ素添加多晶質シリコン、１０……ベース・コ
ンタクト引き出し領域（p+多晶質シリコン）、ａ
……エミツター−ベース・コンタクト間距離、で
ある。
来のトランジスタを示す断面図である。第２図か
ら第６図までは本発明の製法の実施例を工程の手
順に従つて示した断面図である（但し、ベース形
成までの工程については省いている）。また第７
図は第２図と異なる製法による実施例を示す。従
つて、それ以降の構造及び製法に関しては、第３
図から第６図と同様である。そして、第８図はベ
ース・コンタクトを二つ有する場合の実施例の最
終的な構造を示す。この間の、工程は第２図ない
し第６図で示した手順で行なうものである。 尚、図において、１……フオト・レジスト、２
……多晶質シリコン（ホウ素添加あるいは無添
加）、３……シリコン窒化膜、４……二酸化シリ
コン、５……ベース領域（ｐ型領域）、６……コ
レクター領域（n-型領域）、７……ベース抵抗低
減補助用ベース領域（グラフト・ベース、p+型
領域）、８……エミツタ領域（n+型領域）、９…
…ヒ素添加多晶質シリコン、１０……ベース・コ
ンタクト引き出し領域（p+多晶質シリコン）、ａ
……エミツター−ベース・コンタクト間距離、で
ある。
Claims (1)
- 【特許請求の範囲】 １ 一導電型の領域を有する半導体基板の前記第
１の領域の所望部分の表面に耐酸化性の絶縁膜を
形成する工程と、該耐酸化性の絶縁膜をマスクと
して前記半導体基板の表面を酸化して厚い酸化膜
を形成する工程と、該厚い酸化膜を形成後、前記
耐酸化性の絶縁膜を通して他の導電型の不純物を
前記第１の領域の上層部分に導入して前記他の導
電型のベース領域を形成する工程と、該ベース領
域上の前記耐酸化性の絶縁膜の一部を除去して該
ベース領域の一部を露出する工程と、該露出する
ベース領域をおおいかつ前記耐酸化性の絶縁膜の
大部分をおおわないように前記他の導電型の不純
物を含む第１の多晶質半導体層を形成する工程
と、該第１の多晶質半導体層を熱酸化することに
より、該第１の多晶質半導体層の表面に薄い酸化
膜を形成するとともに前記ベース領域の一部にベ
ース・コンタクト用高濃度領域を形成する工程
と、前記薄い酸化膜をマスクとして前記耐酸化性
の絶縁膜を除去して前記ベース領域の他の一部を
露出する工程と、少くとも該露出するベース領域
の他の一部をおおいかつ前記薄い酸化膜上に延在
する前記一導電型の不純物を含む第２の多晶質半
導体層を形成する工程と、その後、熱処理により
前記第２の多晶質半導体層中の前記不純物を前記
ベース領域の他の一部に導入してエミツタ領域を
形成する工程とを含むことを特徴とする半導体装
置の製法。 ２ 前記第１の多晶質半導体層は、全面に多晶質
半導体層を形成後、ベース電極およびリードとし
て用いる部分に前記他の導電型の不純物を導入
し、その後不純物濃度の違いによるエツチング割
合の違いを利用して選択エツチングして形成され
ており、かつ、前記第１の多晶質半導体層上の薄
い酸化膜は前記第２の多晶質半導体層をマスクと
して除去されることを特徴とする特許請求の範囲
第１項記載の半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56071653A JPS5866358A (ja) | 1981-05-12 | 1981-05-12 | 半導体装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56071653A JPS5866358A (ja) | 1981-05-12 | 1981-05-12 | 半導体装置の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5866358A JPS5866358A (ja) | 1983-04-20 |
| JPH0126184B2 true JPH0126184B2 (ja) | 1989-05-22 |
Family
ID=13466776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56071653A Granted JPS5866358A (ja) | 1981-05-12 | 1981-05-12 | 半導体装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5866358A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5975661A (ja) * | 1982-10-22 | 1984-04-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPS60139U (ja) * | 1983-05-02 | 1985-01-05 | 凸版印刷株式会社 | ラベル |
| JPS6038873A (ja) * | 1983-08-11 | 1985-02-28 | Rohm Co Ltd | 半導体装置の製造方法 |
| NL9100062A (nl) * | 1991-01-14 | 1992-08-03 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting. |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5854776B2 (ja) * | 1976-08-06 | 1983-12-06 | 株式会社クボタ | 玉ネギ類収穫機 |
| JPS54155778A (en) * | 1978-05-30 | 1979-12-08 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device and its manufacture |
| JPS56129371A (en) * | 1980-03-12 | 1981-10-09 | Mitsubishi Electric Corp | Manufacture of semiconductor ic device |
| JPS56157043A (en) * | 1980-05-06 | 1981-12-04 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of semiconductor device |
-
1981
- 1981-05-12 JP JP56071653A patent/JPS5866358A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5866358A (ja) | 1983-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4545114A (en) | Method of producing semiconductor device | |
| JPH059939B2 (ja) | ||
| JPH0252422B2 (ja) | ||
| JPH0815182B2 (ja) | 半導体装置の素子分離方法 | |
| JP3923620B2 (ja) | 半導体基板の製造方法 | |
| JPS5866358A (ja) | 半導体装置の製法 | |
| JPS647509B2 (ja) | ||
| JPS6150398B2 (ja) | ||
| JPH0366815B2 (ja) | ||
| JP3013385B2 (ja) | 半導体装置の製造方法 | |
| JPH0130310B2 (ja) | ||
| JPS6252966A (ja) | 半導体装置の製造方法 | |
| JPH0475346A (ja) | 半導体装置の製造方法 | |
| JPH0456457B2 (ja) | ||
| JPH0136709B2 (ja) | ||
| JPS63114261A (ja) | トランジスタ用の自己整合型ベース分路 | |
| JPH02148847A (ja) | 半導体装置の製造方法 | |
| JPS6214466A (ja) | 半導体装置の製造方法 | |
| JPH01181465A (ja) | 超高速半導体装置の製造方法 | |
| JPH08250445A (ja) | 半導体装置の製造方法 | |
| JPH01136367A (ja) | 半導体装置の製造方法 | |
| JPH0466100B2 (ja) | ||
| JPS6318331B2 (ja) | ||
| JPS6161546B2 (ja) | ||
| JPH05211153A (ja) | 半導体装置の製造方法 |