JPH01181511A - Soi基板の製造方法 - Google Patents

Soi基板の製造方法

Info

Publication number
JPH01181511A
JPH01181511A JP450988A JP450988A JPH01181511A JP H01181511 A JPH01181511 A JP H01181511A JP 450988 A JP450988 A JP 450988A JP 450988 A JP450988 A JP 450988A JP H01181511 A JPH01181511 A JP H01181511A
Authority
JP
Japan
Prior art keywords
silicon layer
groove
single crystal
polycrystalline silicon
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP450988A
Other languages
English (en)
Inventor
Masatoshi Yazaki
矢崎 正俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP450988A priority Critical patent/JPH01181511A/ja
Publication of JPH01181511A publication Critical patent/JPH01181511A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 半導体装置を作成する際に用いられるso rz板の製
造方法に関する。
〔従来の技術〕
従来のSOI基板の製造方法は、特開昭62−1266
26号公報に記載され、第3図に示すように、マグネシ
ア・スピネル7やサファイヤなどの絶縁物結晶上に、不
連続の独立した島状をなす単結晶シリコンからなるシー
トN8を形成し、この単結晶シリコン層からなるシート
層8上にアモルファス・シリコン層9を積層し、その後
、このアモルファス・シリコン層9を熱処理によって単
結晶シリコン層に変換するSOI基板の製造方法や、特
開昭61−114577号公報に記載され、第4図に示
すように、絶縁層lO上に、ビーム照射によって多結晶
シリコン層を熔融成長させた単結晶シリコン層4を構成
するSOI基板の製造方法などが知られていた。
〔発明が解決しようとする問題点〕
しかし、従来のSOI基板の製造方法は、次に示すよう
な問題点を有していた。
第3図に示した絶縁物結晶がサファイヤかマグネシア・
スピネル(MgO・Axzoi)7、フッ化物混晶(C
aFz 、5rFz )、ジルコニア(ZrO8)、リ
ン化ホウ素(BP)などの場合、それらの絶縁物結晶の
上に熱処理や、エネルギー線照射によって単結晶シリコ
ン層を構成すると、絶縁物結晶とその上に成長する単結
晶シリコンとの熱膨張係数と格子定数の違いから、成長
する単結晶シリコンに応力が加わり、結晶内に、多量の
構造欠陥を含むことが多(、また、単結晶シリコン層か
らなるシート層が、不連続に島状に存在するために、そ
れぞれの島状の単結晶シリコンを成長核として単結晶成
長する可能性が高く、成長した結晶粒が大粒径化するこ
とによって、異なる成長核から成長した異なった結晶の
成長境界面が大粒径化の成長過程で衝突してしまい、結
晶の大粒径化が止まり、衝突部に構造欠陥を多量に含む
結晶粒界が生じ、十分な粒径を有しない結晶欠陥の多い
多結晶化シリコン層が構成されることがあった。このた
め、このようにして構成された単結晶シリコン層を半導
体層とすると、結晶内や、結晶粒界に存在する構造欠陥
のもたらす電気的な障害によって、良好な電気的特性を
得ることが困難なことが多かった。
また、第4図に示したように、絶縁層lOの上の多結晶
シリコン層や、アモルファス・シリコン層をビーム照射
によって、溶融し単結晶化する場合は、絶縁層上のシリ
コン層の任意の位置から結晶成長が可能で、その結晶の
成長の中心となる成長核の位置と数とを完全に制御する
ことは不可能であった。また、ビーム照射による溶融単
結晶シリコンの成長では、ビーム照射部における極端な
熱エネルギーの集中が生じ、非照部との極端な温度差に
よって単結晶シリコン層4にひび割れ(クランク)が生
じることが多かった。さらに、成長した単結晶シリコン
N4には、シート層となるシリコンの種結晶が存在しな
いために、絶縁層10の上に成長する単結晶シリコンN
4の結晶方位を均一に制御することも困難で、同一基板
上での単結晶シリコン層4の電気的4の電気的特性のバ
ラツキを生じる原因ともなっていた。
そこで、本発明は、従来のこのような問題点を解決する
ため、各種絶縁性基体上の任意に設定した位置に、構造
欠陥の少ない、結晶方位の制御された単結晶シリコン層
を構成するSol基板の製造方法を提供することを目的
とする。
(実施例〕 以下に本発明の実施例を図面に基づいて説明する。第1
図(a)において、絶縁性基体1の上に、多結晶シリコ
ン層2を形成する。絶縁性基体1はマグネシア・スピネ
ル、フッ化物混晶、ジルコニア、リン化ホウ素などの絶
縁物結晶、サファイヤ基板、石英基板や、それら基板の
上に絶縁膜を積層したもの、あるいはシリコン基板上に
二酸化シリコン層や窒化シリコン層を積層したものなど
いずれでも良い。多結晶シリコン層2の構成法としては
、アモルファス・シリコン層を真空蒸着法、スパッタ法
、プラズ?CVD法、光CVD法、ECR−CVD法な
どにより積層し、窒素中での熱処理やレーザーなどのエ
ネルギー線照射により多結晶シリコン層とする方法や、
減圧CVD装置で化学的気相反応を数百度の条件下で行
い構成する方法などがある。さらに、第1図(a)に示
すように、多結晶シリコン層2を、絶縁性基体1上の一
部に半導体のホト・エツチング法を適用して残す。
次に、第1図(ロ)に示すように、二酸化シリコン膜や
窒化シリコン膜などからなる絶縁膜3を積層した後、絶
縁膜3に、第1図(a)で積層した多結晶シリコン層2
に到る溝を異方性のドライ・エツチング法で構成する。
絶縁膜の厚さが数千人(オングストローム)程度と薄い
場合には、フッ酸系のエツチング液によるウェット・エ
ツチング法によっても容易に溝を構成することが可能で
ある。゛このようにして、構成される絶縁)I!3の溝
の幅は、第1図(a)で構成された多結晶シリコン層2
の平均結晶粒径よりあまり大きくならないように設定す
る。もし、絶縁膜3の溝の幅を大きくすると、多結晶シ
リコン層2の溝底部での露出面積が増大し、この露出し
た多結晶シリコン層をシート層(種結晶)として絶縁膜
3の溝内部に単結晶シリコンが成長するので、成長結晶
核発生確立が高くなる傾向がある。このため、絶縁膜3
の溝の幅を制御することにより、溝内部での結晶核の発
生確立を制御し、多結晶化を防ぎ、異なる核からの異な
る結晶方位への成長によって生じる単結晶シリコンの構
造欠陥を減らすことが可能となる。また、絶縁膜3の溝
の内部に成長させる単結晶シリコンを、選択エピタキシ
ャル成長法で積層する場合は、積層された単結晶シリコ
ン層の平坦性を得るためにも、絶縁膜3の溝の幅を50
〜70μm以下に設定する方が良い、これは、気相反応
によるエピタキシャル成長においては、溝の中央部と溝
の外接部での反応ガスの濃度差が生じるために、一般に
は、溝の中央部より溝の外接部の反応ガスの濃度が高く
、単結晶シリコン層の膜厚は、溝の外接部の方がより厚
(なる傾向を有する。
次に、第1図(C)において、絶縁膜3の溝の内部に単
結晶シリコンN4を成長させる0本実施例では単結晶シ
リコン層4の成長は、選択エピタキシャル成長法により
成長させている。この方法によれば、絶縁膜3の上にシ
リコンが積層することはなく、絶縁膜3の溝の底部に露
出した多結晶シリコン層2上にのみシリコンの析出が生
じ、溝内部のみに単結晶シリコン層4が構成される。た
とえば、四塩化シリコン(SiC14)、水素(H2)
、無水塩酸(MCI)よりなる反応ガスの選択エピタキ
シャル成長法では、供給されるMCIと、気相反応中に
生じる副反応生成物としてのHCIが絶縁膜3上のシリ
コンを取り除き、さらに、二酸化シリコン(SiOz)
からなる絶縁膜3上では凍上の反応が進み絶縁膜3上の
シリコンが副生成物SiOとして蒸発し、絶縁膜3上に
シリコンが積層しない。
SiO□+Si→2SiO(蒸発) また、絶縁膜3の溝内部での単結晶シリコン層4の成長
法としては、四塩化シリコン(SiC14)と水素(H
2)からなる通常のエピタキシャル成長法も可能である
。この場合、絶縁膜3上にシリコンが積層しない選択エ
ピタキシャル法と異なり、絶縁膜3上と絶縁Ji3の溝
内部の双方に同時にシリコンが積層する。しかし、シー
ト層となる多結晶シリコン層2上に成長する溝内部で成
長するシリコン層と、絶縁膜3上に成長するシリコン層
の結晶性は異なり、溝内部に成長するシリコン層の方が
結晶度が高く、絶縁膜3上のシリコン層は多結晶化しや
すく構造欠陥の多い結晶性の悪いものとなる。このため
、絶縁膜3上と溝内部でのシリコン層のエツチング速度
が異なり、絶縁膜3上のシリコン層が速くエツチングさ
れ、結果的に絶縁膜3の溝の内部にのみ単結晶シリコン
層が残ることになる。
さらに、絶縁膜3の溝内部での単結晶シリコン層4の成
長は、溝底部に露出した多結晶シリコン層2をシート層
(種結晶)として起こるために、多結晶シリコン層2の
結晶粒の主結晶方位の影響を受けることになる。このた
め、多結晶シリコン層2の結晶粒の配向性を上げること
により、成長する単結晶シリコン層の結晶方位を制御す
ることが可能である。多結晶シリコン層2の結晶粒の結
晶方位の配向性は、その成膜法や絶縁性基体10表面形
状の影響を受ける。絶縁性基体1の表面形状を凹凸状に
して、多結晶シリコン層2の配向性を<110>方向に
制御した実施例を、第2図に示す。この絶縁性基体の凹
凸状の表面形状は、半導体で通常使われるエツチング技
術を使い、数μm以内の幅をもってストライプ状に構成
する。
〔発明の効果〕
本発明は、以上説明したように、絶縁性基体上に多結晶
シリコン層を設け、多結晶シリコン層上に、絶縁膜の溝
を構成し、溝内部に単結晶シリコン層を成長させ、SO
I基板を構成することにより以下に示す効果を有する。
(1)・・・多結晶シリコン層をシート層とするため、
絶縁性結晶や石英基板及び各種絶縁膜から構成される広
範囲の絶縁性基体上に301構造を実現できる。
(2)・・・シート層となる多結晶シリコン層を、絶縁
性基体上の任意に設定した位置に構成し、その上に絶縁
膜の溝を設けることにより、絶縁性上の任意の位置に、
単結晶シリコン層を構成することができる。
(3)・・・絶縁膜の溝幅の制御により、溝内部に構成
する単結晶シリコン層の結晶性と向上させ、平坦な膜を
構成できる。
(4)−・・シート層となる多結晶シリコン層の配向性
により、単結晶シリコン層の結晶方位を制御できる。
【図面の簡単な説明】
第1図(a)〜第1図(C)は、本発明る係るSOI基
体の製造方法の一実施例を工程順に示す主要断面図、第
2図は、本発明に係るSOI基体の製造方法を凹凸状の
絶縁性基体に適用した一実施例を示す主要断面図、第3
図、第4図は、従来のSOI基体の製造方法を適用した
SOI基体の断面図である。 1・・・絶縁性基体 2・・・多結晶シリコン層 3・・・絶縁膜 4・・・単結晶シリコン層 5・・・シリコン・バルク 6・・・二酸化シリコン 7・・・マグネシア・スピネル 8・・・単結晶シリコン層からなるシート層9・・・ア
モルファス・シリコン層 10・・・絶縁層 ii・・・1層ポリシリコン 12−・・メタル 以上 出願人 セイコーエプソン株式会社 笛 /−) 1i

Claims (1)

    【特許請求の範囲】
  1.  絶縁性基体上に単結晶シリコン層を形成するSOI基
    板の製造方法において、絶縁性基体上に多結晶シリコン
    層を形成し、次いで、前記多結晶シリコン層上に絶縁膜
    を積層し、前記絶縁膜に前記多結晶シリコン層に到る溝
    を構成し、前記溝の内部に、前記多結晶シリコン層をシ
    ート層として単結晶シリコン層を形成することを特徴と
    するSOI基板の製造方法。
JP450988A 1988-01-12 1988-01-12 Soi基板の製造方法 Pending JPH01181511A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP450988A JPH01181511A (ja) 1988-01-12 1988-01-12 Soi基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP450988A JPH01181511A (ja) 1988-01-12 1988-01-12 Soi基板の製造方法

Publications (1)

Publication Number Publication Date
JPH01181511A true JPH01181511A (ja) 1989-07-19

Family

ID=11586023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP450988A Pending JPH01181511A (ja) 1988-01-12 1988-01-12 Soi基板の製造方法

Country Status (1)

Country Link
JP (1) JPH01181511A (ja)

Similar Documents

Publication Publication Date Title
JP2000294553A (ja) シリコンを有する結晶性アルカリ土類金属酸化物インターフェースを備える半導体構造
JP2000294554A (ja) シリコンを有する結晶性アルカリ土類金属酸化物インターフェースを有する半導体基板の製造方法
AU623861B2 (en) Crystal article, method for producing the same and semiconductor device utilizing the same
US5320907A (en) Crystal article and method for forming same
US5634973A (en) Low temperature selective growth of silicon or silicon alloys
JP2670453B2 (ja) 結晶の形成方法
JPH0351289B2 (ja)
JPH01181511A (ja) Soi基板の製造方法
JP2756320B2 (ja) 結晶の形成方法
JPS60193324A (ja) 半導体基板の製造方法
JPH01132116A (ja) 結晶物品及びその形成方法並びにそれを用いた半導体装置
JPH0324719A (ja) 単結晶膜の形成方法及び結晶物品
JPH02105517A (ja) 半導体装置の製造方法
JPS59128292A (ja) 薄膜の結晶化方法
JPH0626181B2 (ja) 半導体基板の製造方法
JP2527016B2 (ja) 半導体膜の製造方法
JPH05335234A (ja) 半導体基板の製造方法
JP2527015B2 (ja) 半導体膜の製造方法
JP2737152B2 (ja) Soi形成方法
JPH0228560B2 (ja) Tanketsushoshirikonmakukeiseiho
JPH01214013A (ja) Soi基体の製造方法
JP2003318109A (ja) シリコンエピタキシャルウェーハの製造方法
JPH06244275A (ja) 半導体素子用基板の製造方法、電界効果型トランジスターの製造方法、及び結晶の製造方法
JP2762097B2 (ja) Soi膜の形成方法
Tabe et al. Solid Phase Epitaxy of UHV-Deposited Amorphous Si Over Recessed SiO2 Layer