JPH01183192A - フレキシブルプリント配線板およびその製造方法 - Google Patents
フレキシブルプリント配線板およびその製造方法Info
- Publication number
- JPH01183192A JPH01183192A JP781088A JP781088A JPH01183192A JP H01183192 A JPH01183192 A JP H01183192A JP 781088 A JP781088 A JP 781088A JP 781088 A JP781088 A JP 781088A JP H01183192 A JPH01183192 A JP H01183192A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- metal foil
- layer
- circuit
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/225—Correcting or repairing of printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明はフレキシブルプリント配線板に係り、特に、高
密度集積回路を有する各種電子回路の搭載に好適なフレ
キシブルプリント配線板に関するものである。
密度集積回路を有する各種電子回路の搭載に好適なフレ
キシブルプリント配線板に関するものである。
「従来の技術」
一般にフレキシブルプリント配線板（以下ＦＰＣと略記
する）は、可視性を有するベースフィルムの全面に接着
剤により金属箔を接着してなる積層板（以下ＣＣＬと略
記する）を用いて、前記導体層をエツチング処理するこ
とにより所定の回路パターンを形成した構成となってい
る。
する）は、可視性を有するベースフィルムの全面に接着
剤により金属箔を接着してなる積層板（以下ＣＣＬと略
記する）を用いて、前記導体層をエツチング処理するこ
とにより所定の回路パターンを形成した構成となってい
る。
上記ＣＣＬは、エツチング処理することにより、第１０
図に示すように、二次元的な回路パターンを構成する金
属箔１が接着剤層２によってベースフィルム３Ａ上に固
着されたＦＰＣとして使用される。そして、エツチング
処理された配線板は、第１１図に示すように、金属箔１
の表面に接着剤層２を介してカバーレイフィルム（以下
ＣＬと略記する）３Ｂをラミネートすること、あるいは
、カバーコート材を用いたコーティング皮膜を設けるこ
とにより、外部と電気的に導通させるべき箇所を除いて
被覆されて、前記金属箔１が保護されるようになってい
る。
図に示すように、二次元的な回路パターンを構成する金
属箔１が接着剤層２によってベースフィルム３Ａ上に固
着されたＦＰＣとして使用される。そして、エツチング
処理された配線板は、第１１図に示すように、金属箔１
の表面に接着剤層２を介してカバーレイフィルム（以下
ＣＬと略記する）３Ｂをラミネートすること、あるいは
、カバーコート材を用いたコーティング皮膜を設けるこ
とにより、外部と電気的に導通させるべき箇所を除いて
被覆されて、前記金属箔１が保護されるようになってい
る。
また上記ＦＰＣにおいては、外部と電気的に導通させる
べき箇所、あるいは、導体層を複数層に互って設けよう
とする場合に各導体層間の電気的導通をとるべき箇所、
例えば、ランド部、コネクタ接続部などとなる導体に、
銅、ニッケル、アルミニウムなどによる鍍金処理が必要
に応じて施されて鍍金金属層４が形成され、この場合、
鍍金処理が不要な部分にマスキング材を設けるか、前記
ＣＬもしくはコーティング皮膜を利用してマスキング材
に代用させるようにしている。
べき箇所、あるいは、導体層を複数層に互って設けよう
とする場合に各導体層間の電気的導通をとるべき箇所、
例えば、ランド部、コネクタ接続部などとなる導体に、
銅、ニッケル、アルミニウムなどによる鍍金処理が必要
に応じて施されて鍍金金属層４が形成され、この場合、
鍍金処理が不要な部分にマスキング材を設けるか、前記
ＣＬもしくはコーティング皮膜を利用してマスキング材
に代用させるようにしている。
「発明が解決しようとする課題」
ところで上記構造のＦＰＣに搭載される回路は、さらに
性能を向上させるべく複雑化する傾向があり、これにと
もなって回路を高密度化したいという要求がある。そこ
で、回路パターンの細密化によって２次元平面内におけ
る密度を高めることが考えれるが、細密化にはおのずと
限界があり、また細密化にともない、前記エツチング処
理、あるいは鍍金処理にも高い精度が要求されることと
なって、生産効率の低下、あるいは、不良品の発生によ
る製造歩留りの低下など、コストアップの要因が種々発
生する傾向があった。
性能を向上させるべく複雑化する傾向があり、これにと
もなって回路を高密度化したいという要求がある。そこ
で、回路パターンの細密化によって２次元平面内におけ
る密度を高めることが考えれるが、細密化にはおのずと
限界があり、また細密化にともない、前記エツチング処
理、あるいは鍍金処理にも高い精度が要求されることと
なって、生産効率の低下、あるいは、不良品の発生によ
る製造歩留りの低下など、コストアップの要因が種々発
生する傾向があった。
本発明は上記事情に鑑みて提案されたもので、高密度回
路の搭載が可能なＦＰＣを得ることを目的とするもので
ある。
路の搭載が可能なＦＰＣを得ることを目的とするもので
ある。
１ 「課題を解決するための手段」
上記目的を達成するため、
第１の発明は、可撓性を持ったベースフィルムの表面に
選択的に導体層を設けることにより回路を形成してなる
フレキシブルプリント配線板において、前記導体層のベ
ースフィルムの表面に設けられた金属箔の表面を覆う鍍
金層に高低差を設けてフレキシブルプリント配線板を構
成してなり、第２の発明は、可撓性を持ったベースフィ
ルムの表面に金属箔により回路を形成する行程と、形成
された金属箔の表面に異なる厚さの鍍金を施す行程とに
より第１の発明のフレキシブルプリント配線板の製造方
法を構成してなり、 第３の発明は、可撓性を持ったベースフィルムの表面に
選択的に高低差が設けられた金属箔により回路を形成す
る行程と、形成された金属箔の表面にほぼ均一な厚さの
鍍金を施す行程とにより第１の発明のフレキシブルプリ
ント配線板の製造方法を構成してなるものである。
選択的に導体層を設けることにより回路を形成してなる
フレキシブルプリント配線板において、前記導体層のベ
ースフィルムの表面に設けられた金属箔の表面を覆う鍍
金層に高低差を設けてフレキシブルプリント配線板を構
成してなり、第２の発明は、可撓性を持ったベースフィ
ルムの表面に金属箔により回路を形成する行程と、形成
された金属箔の表面に異なる厚さの鍍金を施す行程とに
より第１の発明のフレキシブルプリント配線板の製造方
法を構成してなり、 第３の発明は、可撓性を持ったベースフィルムの表面に
選択的に高低差が設けられた金属箔により回路を形成す
る行程と、形成された金属箔の表面にほぼ均一な厚さの
鍍金を施す行程とにより第１の発明のフレキシブルプリ
ント配線板の製造方法を構成してなるものである。
「作用」
第１の発明の構成によれば、導体層に設けられた高低差
を利用して、回路素子、あるいはジャンパー線等を３次
元的に重ねて設けること、あるいは、導体層の低い部分
に配置した部品を導体層の高い部分で保持すること、さ
らには、隣接する低い導体層の間を高い導体層によって
隔離して、はんだ付は時のブリッジの発生を防止するこ
とができる。
を利用して、回路素子、あるいはジャンパー線等を３次
元的に重ねて設けること、あるいは、導体層の低い部分
に配置した部品を導体層の高い部分で保持すること、さ
らには、隣接する低い導体層の間を高い導体層によって
隔離して、はんだ付は時のブリッジの発生を防止するこ
とができる。
また、第２、第３の発明により、上記の特徴を持ったＦ
ＰＣを製造することができる。
ＰＣを製造することができる。
「実施例」
以下、図面を参照して本発明の一実施例を説明する。な
お、図中従来例と共通の部分には同一符号を付し、説明
を簡略化する。
お、図中従来例と共通の部分には同一符号を付し、説明
を簡略化する。
第１図および第２図は本発明の第１実施例を示すもので
ある。
ある。
このＦＰＣは、第１０図の従来例と同様に構成されて回
路パターンを構成する金属箔１の一部に電解銅からなる
鍍金層５を設けることにより、金属箔１そのものからな
る導体層６Ａと、金属箔１の表面を鍍金層５で覆ってな
る導体層６Ｂとを設けて、これらの表面に、絶縁フィル
ム３の表面を基準とする高低差を生じさせた構成となっ
ている。
路パターンを構成する金属箔１の一部に電解銅からなる
鍍金層５を設けることにより、金属箔１そのものからな
る導体層６Ａと、金属箔１の表面を鍍金層５で覆ってな
る導体層６Ｂとを設けて、これらの表面に、絶縁フィル
ム３の表面を基準とする高低差を生じさせた構成となっ
ている。
上記構成のＦＰＣを製造する場合、まず、積層板（ＣＣ
Ｌ）の表面をエツチングする通常の手法により所定の回
路パターンを形成し、次いで、鍍金層５を設けるべき部
分以外の金属箔１の表面に鍍金マスクを施し、その後電
解銅鍍金を施すことにより、第１図に示すように、金属
箔１そのものからなる低い導体層６Ａと、金属箔１の表
面を鍍金層５で被覆してなる高い導体層６Ｂとが形成さ
れる。そして、以上のようにして高低差をもって形成さ
れた導体層６Ａ・６Ｂの表面は、その使用目的に応じて
ニッケル、アルミニウム、はんだ等の金属を蒸着し、あ
るいは鍍金処理した後、使用に供される。なお、実施例
の図面においては、前記導体層６Ａ・６Ｂの表面に蒸着
されあるいは鍍金処理された金属の層、および、導体層
６Ａ・６Ｂの表面を覆うカバーレイフィルム等の保護層
の表示を省略した。
Ｌ）の表面をエツチングする通常の手法により所定の回
路パターンを形成し、次いで、鍍金層５を設けるべき部
分以外の金属箔１の表面に鍍金マスクを施し、その後電
解銅鍍金を施すことにより、第１図に示すように、金属
箔１そのものからなる低い導体層６Ａと、金属箔１の表
面を鍍金層５で被覆してなる高い導体層６Ｂとが形成さ
れる。そして、以上のようにして高低差をもって形成さ
れた導体層６Ａ・６Ｂの表面は、その使用目的に応じて
ニッケル、アルミニウム、はんだ等の金属を蒸着し、あ
るいは鍍金処理した後、使用に供される。なお、実施例
の図面においては、前記導体層６Ａ・６Ｂの表面に蒸着
されあるいは鍍金処理された金属の層、および、導体層
６Ａ・６Ｂの表面を覆うカバーレイフィルム等の保護層
の表示を省略した。
このようにして構成されたＦＰＣにあっては、第２図に
示すように、低い導体層６Ａの両側に設けられた高い導
体層６Ｂ・６Ｂを、例えば、銅、アルミニウム、金等の
金属からなる導体線７で電気的に接続することができる
とともに、この導体線７が低い導体層６Ａに接触するこ
とがないから、従来のＦＰＣにおいて基板の表裏両面に
回路導体を設け、あるいはジャンパー線を用いない限り
実現し得なかったいわゆるクロスオーバーｓ路、すなわ
ち、平面図を描いた場合に回路導体が交差する如く表現
されるようにパターンが交錯した回路を実現することが
できる。
示すように、低い導体層６Ａの両側に設けられた高い導
体層６Ｂ・６Ｂを、例えば、銅、アルミニウム、金等の
金属からなる導体線７で電気的に接続することができる
とともに、この導体線７が低い導体層６Ａに接触するこ
とがないから、従来のＦＰＣにおいて基板の表裏両面に
回路導体を設け、あるいはジャンパー線を用いない限り
実現し得なかったいわゆるクロスオーバーｓ路、すなわ
ち、平面図を描いた場合に回路導体が交差する如く表現
されるようにパターンが交錯した回路を実現することが
できる。
次いで、第３図は本発明の第２実施例を示すもので、こ
の実施例のＦＰＣは、積層板（ＣＣＬ）上で所定のパタ
ーンにエツチングされた金属箔の表面を選択的にマスキ
ングした後、鍍金またはエツチングすることにより、そ
れぞれ高低差を持った導体層８・８を設けた構成となっ
ている。
の実施例のＦＰＣは、積層板（ＣＣＬ）上で所定のパタ
ーンにエツチングされた金属箔の表面を選択的にマスキ
ングした後、鍍金またはエツチングすることにより、そ
れぞれ高低差を持った導体層８・８を設けた構成となっ
ている。
この第２実施例においては、導体層８・８にフラットパ
ッケージ部品９のリード線９ａをそれぞれ接続するとと
もに、前記導体層８・８の間の低い導体層６Ａ上にチッ
プ部品（リード線を持たない部品）１０を設けることに
より、フラットパッケージ部品９からなる高部回路と、
チップ部品ｌ０からなる低部回路とを３次元的に配置す
ることができる。また、前記フラットパッケージ部品９
は、導体層８・８上にいわゆるかさ上げ状態で配置され
るから、格別にリード線９ａを長くすることなくチップ
部品１０上をまたぐことができ、したがって、高部回路
用、低部回路用のいずれにも、同一仕様の（すなわち低
部回路用の短い脚を持った）フラットパッケージ部品を
適用することが可能となって汎用性が高められる。また
、第３図において、低部回路にチップ部品１０のない高
部品回路のみにフラットパッケージ部品９を実装したＦ
ＰＣも実現可能である。
ッケージ部品９のリード線９ａをそれぞれ接続するとと
もに、前記導体層８・８の間の低い導体層６Ａ上にチッ
プ部品（リード線を持たない部品）１０を設けることに
より、フラットパッケージ部品９からなる高部回路と、
チップ部品ｌ０からなる低部回路とを３次元的に配置す
ることができる。また、前記フラットパッケージ部品９
は、導体層８・８上にいわゆるかさ上げ状態で配置され
るから、格別にリード線９ａを長くすることなくチップ
部品１０上をまたぐことができ、したがって、高部回路
用、低部回路用のいずれにも、同一仕様の（すなわち低
部回路用の短い脚を持った）フラットパッケージ部品を
適用することが可能となって汎用性が高められる。また
、第３図において、低部回路にチップ部品１０のない高
部品回路のみにフラットパッケージ部品９を実装したＦ
ＰＣも実現可能である。
次いで、第４図は本発明の第３実施例を示すもので、導
体層８Ａに高低差を設けることにより形成された「谷」
の部分にチップ部品１０を配置するようにした構成とな
っている。
体層８Ａに高低差を設けることにより形成された「谷」
の部分にチップ部品１０を配置するようにした構成とな
っている。
このように、導体層８Ａに高低差を持たせることによっ
て生じた「谷」の部分にチップ部品１０を保持させるこ
とにより、はんだ付は前の段階でチップ部品１０を仮位
置決めすることができ、したがって、自動はんだ付はラ
インにおいて、ペースト状のはんだを塗布した後に実行
されるリフロー処理（はんだを加熱して溶融させる処理
）におけるチップ立ち現象（はんだが溶融する際の表面
張力によりチップが移動してしまう現象）を防止するこ
とができる。
て生じた「谷」の部分にチップ部品１０を保持させるこ
とにより、はんだ付は前の段階でチップ部品１０を仮位
置決めすることができ、したがって、自動はんだ付はラ
インにおいて、ペースト状のはんだを塗布した後に実行
されるリフロー処理（はんだを加熱して溶融させる処理
）におけるチップ立ち現象（はんだが溶融する際の表面
張力によりチップが移動してしまう現象）を防止するこ
とができる。
次いで、第５図は本発明の第４実施例を示すもので、導
体層８Ｂの周囲を縁取るように高低を設けたものである
。
体層８Ｂの周囲を縁取るように高低を設けたものである
。
このように導体層８ｂの周囲がリード９ａの外形に合わ
せて縁取りされていると、はんだリフロー処理等によっ
て溶融したはんだが、隣接するリード９ａ・９Ｂ間にま
たがっていわゆるブリッジとなる現象を確実に防止する
ことができる。
せて縁取りされていると、はんだリフロー処理等によっ
て溶融したはんだが、隣接するリード９ａ・９Ｂ間にま
たがっていわゆるブリッジとなる現象を確実に防止する
ことができる。
さらにまた、第６図に示す第５実施例のように、断面積
が大きな高電流部分１１Ａと、断面積が小さな低電流部
分１１Ｂとを持った導体層８Ｂを用いることにより、回
路構成に応じて、当該回路を流れる電流に対応する電流
容量を持った回路パターンを実現することができる。
が大きな高電流部分１１Ａと、断面積が小さな低電流部
分１１Ｂとを持った導体層８Ｂを用いることにより、回
路構成に応じて、当該回路を流れる電流に対応する電流
容量を持った回路パターンを実現することができる。
なお、前記第１実施例ないし第５実施例において、導体
層に設けるべき高低差の大きさは、その目的により異な
るが、少なくとも５０μｍ程度の高低差によって、それ
ぞれ所定の機能を果たすことができる。
層に設けるべき高低差の大きさは、その目的により異な
るが、少なくとも５０μｍ程度の高低差によって、それ
ぞれ所定の機能を果たすことができる。
さらに、上記各実施例における導体層は、いずれも、均
一な厚さを持った金属箔の表面に設けられる鍍金層の厚
さを調整することによって高低差を設けた構成とされて
いるが、この手法に代えて、次のような手法により高低
差を設けるようにしてもよい。
一な厚さを持った金属箔の表面に設けられる鍍金層の厚
さを調整することによって高低差を設けた構成とされて
いるが、この手法に代えて、次のような手法により高低
差を設けるようにしてもよい。
まず、第７図に示すように、ベースフィルム２０の表面
の全面に互って接着剤層２１を設け、この接着剤層２１
によって２００μｍ以下の厚さの金属箔（一般に銅箔）
２２を接着し、この金属箔２２の所定範囲にマスキング
（エツチングレジスト）を施すことにより、第一次エツ
チング残領域２３を設け、これに第一次エツチングを施
すと、第８図に示すように、第一次エツチング残領域２
３以外の部分が溶解される。次いで、第８図符号２４で
示す第二次エツチング残領域を新たにマスキングして第
二次エツチングを施すと、前記第一次、第二次のエツチ
ング領域２３・２４以外の部分の金属箔２２が溶解され
る。さらに、残った金属箔２２の表面に必要に応じて蒸
着、鍍金等の処理によってニッケル、アルミニウム、は
んだ等の金属層をほぼ均一な厚さで設けることにより、
第９図に示すように、低い導体層８Ｄ、高い導体層８Ｅ
、高低の段差を持った導体層８Ｆがそれぞれ形成される
。
の全面に互って接着剤層２１を設け、この接着剤層２１
によって２００μｍ以下の厚さの金属箔（一般に銅箔）
２２を接着し、この金属箔２２の所定範囲にマスキング
（エツチングレジスト）を施すことにより、第一次エツ
チング残領域２３を設け、これに第一次エツチングを施
すと、第８図に示すように、第一次エツチング残領域２
３以外の部分が溶解される。次いで、第８図符号２４で
示す第二次エツチング残領域を新たにマスキングして第
二次エツチングを施すと、前記第一次、第二次のエツチ
ング領域２３・２４以外の部分の金属箔２２が溶解され
る。さらに、残った金属箔２２の表面に必要に応じて蒸
着、鍍金等の処理によってニッケル、アルミニウム、は
んだ等の金属層をほぼ均一な厚さで設けることにより、
第９図に示すように、低い導体層８Ｄ、高い導体層８Ｅ
、高低の段差を持った導体層８Ｆがそれぞれ形成される
。
「変形実施例ｊ
ａ、形成された導体層の表面の必要な箇所には、蒸着、
鍍金等の方法によりニッケル層を設けた後、このニッケ
ル層の表面に２μｍ以下の厚さの金めつきを施して基板
の耐腐食性を向上させるようにしてもよい。
鍍金等の方法によりニッケル層を設けた後、このニッケ
ル層の表面に２μｍ以下の厚さの金めつきを施して基板
の耐腐食性を向上させるようにしてもよい。
ｂ、パターンに高低差を持ったＦＰＣは、鍍金属の調整
により高低差を設ける方法、エツチング量の調整により
高低差を設ける方法のいずれの方法によって製造された
かを問わず、同様の機能を果だすことができる。
により高低差を設ける方法、エツチング量の調整により
高低差を設ける方法のいずれの方法によって製造された
かを問わず、同様の機能を果だすことができる。
Ｃ，ベースフィルム上に設けるべき回路のパターン、あ
るいは、導体層の高低差が上記各実施例に限定されるも
のではない。
るいは、導体層の高低差が上記各実施例に限定されるも
のではない。
ｄ、ベースフィルムの表裏に導体層を設けた場合にも本
発明を適用し得るのはもちろんである。
発明を適用し得るのはもちろんである。
「発明の効果」
以上の説明で明らかなように、本発明によれば、表面に
設けられた導体層が高低差を持ったＦＰＣが得られるか
ら、この高低差を利用して下記のような効果が得られる
。
設けられた導体層が高低差を持ったＦＰＣが得られるか
ら、この高低差を利用して下記のような効果が得られる
。
（ａ） 回路パターンが交差する部分において、互い
に交差しようとする導体に高度差を設けて、三次元的に
両者間に間隔を空けることができ、したがって、基板の
片面のみの限定された範囲でいわゆるクロスオーバー回
路を実現することができる。
に交差しようとする導体に高度差を設けて、三次元的に
両者間に間隔を空けることができ、したがって、基板の
片面のみの限定された範囲でいわゆるクロスオーバー回
路を実現することができる。
（ｂ） 基板上に直接取り付けられるチップ部品と、
リード線または脚を持ったフラットパッケージ部品とを
上下に重なった状態で配置しようとする場合、前記フラ
ットパッケージ部品として、前記チツブ部品をまたぐよ
うな格別に長い脚を持ったものを用いる必要がなく、通
常の脚を持ったフラットパッケージ部品により、容易に
実現することができる。
リード線または脚を持ったフラットパッケージ部品とを
上下に重なった状態で配置しようとする場合、前記フラ
ットパッケージ部品として、前記チツブ部品をまたぐよ
うな格別に長い脚を持ったものを用いる必要がなく、通
常の脚を持ったフラットパッケージ部品により、容易に
実現することができる。
（ｃ） 高い導体層の間にチップ部品を配置すること
により、はんだ付は前の時点で部品を保持しておくこと
ができ、したがって、はんだリフロー等の処理の際して
部品のずれなどが生じることがない。
により、はんだ付は前の時点で部品を保持しておくこと
ができ、したがって、はんだリフロー等の処理の際して
部品のずれなどが生じることがない。
（ｄ） はんだ付けすべき箇所が混み入っている場合
に、各はんだ付は箇所を低い導体層の位置に設定し、こ
のはんだ付は箇所の周囲を高い導体層によって囲むよう
にすれば、はんだがブリッジ化することによるリード間
の短絡を防止することができ、したがって、回路パター
ンの二次元的な集積度が高まる。
に、各はんだ付は箇所を低い導体層の位置に設定し、こ
のはんだ付は箇所の周囲を高い導体層によって囲むよう
にすれば、はんだがブリッジ化することによるリード間
の短絡を防止することができ、したがって、回路パター
ンの二次元的な集積度が高まる。
（ｅ） 上記諸効果の相乗作用によりさらに集積度を
高めたＦＰＣを実現することができる。
高めたＦＰＣを実現することができる。
第１図および第２図は本発明の第１実施例を示すもので
、第１図はＲＰＣの断面図、第２図は導体線により接続
した状態における断面図、第３図は本発明の第２実施例
の断面図、第４図は本発明の第３実施例の断面図、第５
図は本発明の第４実施例の斜視図、第６図は本発明の第
５実施例の斜視図、第７図ないし第９図は、それぞれ、
本発明にかかるＲＰＣの製造方法の一例を行程順に示す
断面図、第１０図および第１１図は、それぞれ、ＦＰＣ
の一従来例を行程順に示す断面図である。 １・・・・・・金属箔、２・・・・・・接着剤、３・・
・・・・ベースフィルム、６Ａ・６Ｂ・８・８Ａ８〜Ｆ
・・・・・・導体層。
、第１図はＲＰＣの断面図、第２図は導体線により接続
した状態における断面図、第３図は本発明の第２実施例
の断面図、第４図は本発明の第３実施例の断面図、第５
図は本発明の第４実施例の斜視図、第６図は本発明の第
５実施例の斜視図、第７図ないし第９図は、それぞれ、
本発明にかかるＲＰＣの製造方法の一例を行程順に示す
断面図、第１０図および第１１図は、それぞれ、ＦＰＣ
の一従来例を行程順に示す断面図である。 １・・・・・・金属箔、２・・・・・・接着剤、３・・
・・・・ベースフィルム、６Ａ・６Ｂ・８・８Ａ８〜Ｆ
・・・・・・導体層。
Claims (1)
- 【特許請求の範囲】 １ 可撓性を持ったベースフィルムの表面に選択的に導
体層を設けることにより回路を形成してなるフレキシブ
ルプリント配線板において、前記導体層（６Ａ・６Ｂ）
には、ベースフィルム（３）の表面に固着された金属箔
（１）に、前記ベースフィルムの表面を基準とする高低
差が設けられたことを特徴とするフレキシブルプリント
配線板。 ２ 可撓性を持ったベースフィルム（３）の表面に金属
箔（１）により回路を形成する行程と、形成された金属
箔の表面に異なる厚さの鍍金（５）を施す行程とからな
ることを特徴とする特許請求の範囲第１項記載のフレキ
シブルプリント配線板の製造方法。 ３ 可撓性を持ったベースフィルム（３）の表面に選択
的に高低差が設けられた金属箔（１）により回路を形成
する行程と、形成された金属箔の表面にほぼ均一な厚さ
の鍍金（５）を施す行程とからなることを特徴とする特
許請求の範囲第１項記載のフレキシブルプリント配線板
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP781088A JPH01183192A (ja) | 1988-01-18 | 1988-01-18 | フレキシブルプリント配線板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP781088A JPH01183192A (ja) | 1988-01-18 | 1988-01-18 | フレキシブルプリント配線板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01183192A true JPH01183192A (ja) | 1989-07-20 |
Family
ID=11675965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP781088A Pending JPH01183192A (ja) | 1988-01-18 | 1988-01-18 | フレキシブルプリント配線板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01183192A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018123699A1 (ja) * | 2016-12-27 | 2018-07-05 | 株式会社村田製作所 | 高周波モジュール |
| JP2021111711A (ja) * | 2020-01-10 | 2021-08-02 | 住友電工プリントサーキット株式会社 | フレキシブルプリント配線板及びその製造方法 |
| WO2023099844A1 (fr) * | 2021-12-02 | 2023-06-08 | Safran | Procede de realisation d'une connexion electrique pour un module de puissance d'un aeronef |
| FR3130110A1 (fr) * | 2021-12-02 | 2023-06-09 | Safran | Procede de realisation d’un module de puissance pour un aeronef |
-
1988
- 1988-01-18 JP JP781088A patent/JPH01183192A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018123699A1 (ja) * | 2016-12-27 | 2018-07-05 | 株式会社村田製作所 | 高周波モジュール |
| US11057997B2 (en) | 2016-12-27 | 2021-07-06 | Murata Manufacturing Co., Ltd. | High-frequency module |
| US11825603B2 (en) | 2016-12-27 | 2023-11-21 | Murata Manufacturing Co., Ltd. | High-frequency module |
| JP2021111711A (ja) * | 2020-01-10 | 2021-08-02 | 住友電工プリントサーキット株式会社 | フレキシブルプリント配線板及びその製造方法 |
| WO2023099844A1 (fr) * | 2021-12-02 | 2023-06-08 | Safran | Procede de realisation d'une connexion electrique pour un module de puissance d'un aeronef |
| FR3130111A1 (fr) * | 2021-12-02 | 2023-06-09 | Safran | Procede de realisation d’une connexion electrique pour un module de puissance d’un aeronef |
| FR3130110A1 (fr) * | 2021-12-02 | 2023-06-09 | Safran | Procede de realisation d’un module de puissance pour un aeronef |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7829265B2 (en) | Printed wiring board, method for forming the printed wiring board, and board interconnection structure | |
| US3786172A (en) | Printed circuit board method and apparatus | |
| US11723153B2 (en) | Printed circuit board and method of fabricating the same | |
| EP1592290A1 (en) | Wired circuit board and production method thereof | |
| JP7321009B2 (ja) | 配線基板、接合型配線基板及び配線基板の製造方法 | |
| US3850711A (en) | Method of forming printed circuit | |
| JPH01183192A (ja) | フレキシブルプリント配線板およびその製造方法 | |
| JPH071821B2 (ja) | 配線基板 | |
| JPH11233531A (ja) | 電子部品の実装構造および実装方法 | |
| CN1326432C (zh) | 无焊垫设计的高密度电路板及其制造方法 | |
| JP2717200B2 (ja) | 電子部品搭載用基板におけるオーバーレイめっきの形成方法 | |
| JP3424685B2 (ja) | 電子回路装置とその製造方法 | |
| US6395994B1 (en) | Etched tri-metal with integrated wire traces for wire bonding | |
| JP7737218B2 (ja) | 配線回路基板 | |
| JP3733644B2 (ja) | ２層配線基板及びその製造方法 | |
| TW200410611A (en) | Pad-less design of high-density circuit board and its manufacturing method | |
| JPH01194500A (ja) | 多層配線基板 | |
| JPH02305494A (ja) | 多層配線基板の製造方法 | |
| JP2003031918A (ja) | 電子部品構成体 | |
| JP2006134927A (ja) | 段差回路形成方法とその配線基板 | |
| JP2020155694A (ja) | 両面配線基板 | |
| IL80038A (en) | Raised mounting for leadless chip carrier | |
| JPH08236888A (ja) | フレキシブルプリント配線板及びその製造方法 | |
| JPS59232491A (ja) | 多層印刷配線板の製造方法 | |
| JPH0669654A (ja) | 多層金属ベース基板の導体層間の電気的接続構造およびその電気的接続方法 |