JPH01183849A - 双方向性スイッチング素子 - Google Patents
双方向性スイッチング素子Info
- Publication number
- JPH01183849A JPH01183849A JP894688A JP894688A JPH01183849A JP H01183849 A JPH01183849 A JP H01183849A JP 894688 A JP894688 A JP 894688A JP 894688 A JP894688 A JP 894688A JP H01183849 A JPH01183849 A JP H01183849A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- layers
- bidirectional switching
- switching element
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、交互に異なる導電型を有する五層よりなり、
主電圧、主電流特性の第一象限および第三象限にオン状
態とオフ状態の二つの安定な状態を有する双方向性スイ
ッチング素子に関する。
主電圧、主電流特性の第一象限および第三象限にオン状
態とオフ状態の二つの安定な状態を有する双方向性スイ
ッチング素子に関する。
上記のような双方向性スイッチング素子はサージアブソ
ーバなどに用いられるがその基本構成を第２図に示す、
この素子は第−ＰＪｉｌ、第−Ｎ層２、第二２層３．第
二ＮＪＷ ４ 、第三ｐ層５を有し、二つのＰＮＰＮ素
子を互いに逆向きに接続したものと考えられる。その動
作は、第一電極１０にある一定以上の正バイアスが印加
されたときＮ層２と２層３の間の接合２３がアバランシ
ェ降伏を起こし、この時発生したキャリア対によってＮ
ｌｌＩ２．ＰＩ３．８層４からなるＮＰＮ ）ランリス
クに、第２図に実＆Ｉ６１で示す電子の流れ、破線６２
で示す正孔の流れが生ずる。この電流が一定値以上に達
したとき、ＰＪｉｌとＮ層２の間の接合１２が順バイア
スされるため２層１．Ｎ層２，２層３，８層４で構成さ
れるサイリスクは食性抵抗領域を経て導通状態となる。
ーバなどに用いられるがその基本構成を第２図に示す、
この素子は第−ＰＪｉｌ、第−Ｎ層２、第二２層３．第
二ＮＪＷ ４ 、第三ｐ層５を有し、二つのＰＮＰＮ素
子を互いに逆向きに接続したものと考えられる。その動
作は、第一電極１０にある一定以上の正バイアスが印加
されたときＮ層２と２層３の間の接合２３がアバランシ
ェ降伏を起こし、この時発生したキャリア対によってＮ
ｌｌＩ２．ＰＩ３．８層４からなるＮＰＮ ）ランリス
クに、第２図に実＆Ｉ６１で示す電子の流れ、破線６２
で示す正孔の流れが生ずる。この電流が一定値以上に達
したとき、ＰＪｉｌとＮ層２の間の接合１２が順バイア
スされるため２層１．Ｎ層２，２層３，８層４で構成さ
れるサイリスクは食性抵抗領域を経て導通状態となる。
同様に電極２０にある一定以上の正バイアスが印加され
たとき２層５，８層４．ＰＩｉ３、Ｎ層２からなるサイ
リスタが導通状態・になる。
たとき２層５，８層４．ＰＩｉ３、Ｎ層２からなるサイ
リスタが導通状態・になる。
晶
〔発明が解決しようとする 〕
サージアブソーバ用の双方向性スイッチング素子に要求
される特性として、定電圧動作と伝送損失を低下させる
ための小静電容量がある。ところが、このように素子の
動作がアバランシェ降伏によっているため、降伏電圧Ｖ
、と接合の静電容量Ｃ４とは１対１に対応しており、双
方を独立に変えることはできない、すなわち、素子の降
伏電圧は２層３の不純物濃度Ｎ、によって決定されてし
まう、一方、素子のゼロバイアス時の一接合当たりの容
ＩＣｊもＮ、によって決定されてしまう。
される特性として、定電圧動作と伝送損失を低下させる
ための小静電容量がある。ところが、このように素子の
動作がアバランシェ降伏によっているため、降伏電圧Ｖ
、と接合の静電容量Ｃ４とは１対１に対応しており、双
方を独立に変えることはできない、すなわち、素子の降
伏電圧は２層３の不純物濃度Ｎ、によって決定されてし
まう、一方、素子のゼロバイアス時の一接合当たりの容
ＩＣｊもＮ、によって決定されてしまう。
第３図のような傾斜型接合ではシリコンを用いた場合は
Ｃ４は次式のようになる。
Ｃ４は次式のようになる。
Ｃｔ −２，４７Ｘ１０−’ （ｍ／ Ｖｂｔ）
”３＋）Ｐ／ｃ＋Ｊ （１１ここでｍは
接合における不純物濃度勾配であって次式であられされ
る。
”３＋）Ｐ／ｃ＋Ｊ （１１ここでｍは
接合における不純物濃度勾配であって次式であられされ
る。
ｄｘ Ｎ。
Ｖｋｌは拡散電位、Ｎ、は不純物の表面濃度である。
保持電流の関係からＮ、、ＸＪ は決められてしまうか
ら、従ってＣ，はＮ、によって決まる。仮にＮｍ ＝１
０”／ｃｃ、 Ｎｍ ＝ ２ ＸＩＯ’″どｃｃ、
Ｘｊ ＝５０−とすれば、Ｃｊは約５０００ｐＦ／ｃｄ
となり、これ以下にすることはできないｅｃＪを小さく
しようとすればＮ、を下げなければならないが、こうす
ると■、は大きくなってしまい決められた電圧で動作さ
せることができなくなる。このように■、とＣ，はトレ
ードオフの関係にあり、Ｃ，を下げるには限界があった
。
ら、従ってＣ，はＮ、によって決まる。仮にＮｍ ＝１
０”／ｃｃ、 Ｎｍ ＝ ２ ＸＩＯ’″どｃｃ、
Ｘｊ ＝５０−とすれば、Ｃｊは約５０００ｐＦ／ｃｄ
となり、これ以下にすることはできないｅｃＪを小さく
しようとすればＮ、を下げなければならないが、こうす
ると■、は大きくなってしまい決められた電圧で動作さ
せることができなくなる。このように■、とＣ，はトレ
ードオフの関係にあり、Ｃ，を下げるには限界があった
。
本発明の目的は、上記の欠点を除去し、導通状態にする
ための電圧を変えることなしに静電容量を小さくするこ
とのできる双方向性スイッチング上記の目的を達成する
ために、本発明は、交互に異なる導電型を有して隣接す
る五層よりなり、第一、第二層および第四、第五層がそ
れぞれ同一主電極により短絡される双方向性スイッチン
グ素子において、主電極間に所定の電圧印加時にパンチ
スルーを起こし、第一または第五層とからなるサイリス
タを導通状態に導（トランジスタ部分を形成する第二、
第三および第四層を有するものとする。
ための電圧を変えることなしに静電容量を小さくするこ
とのできる双方向性スイッチング上記の目的を達成する
ために、本発明は、交互に異なる導電型を有して隣接す
る五層よりなり、第一、第二層および第四、第五層がそ
れぞれ同一主電極により短絡される双方向性スイッチン
グ素子において、主電極間に所定の電圧印加時にパンチ
スルーを起こし、第一または第五層とからなるサイリス
タを導通状態に導（トランジスタ部分を形成する第二、
第三および第四層を有するものとする。
五層中の第三層の不純物濃度が下がると空乏層が拡がり
やすくなり、空乏層が次の接合に達してパンチスルー電
流が流れはじめ、その電流がラッチング電流以上に達し
たとき四層からなるサイリスタが点弧する。この時の印
加電圧の大きさは第三層の不純物濃度と第三層の幅によ
って決まるから、同一印加電圧で導通させるとしても第
三層の幅を変えることにより不純物濃度を変えることが
でき、静電容量を調整することが可能になる。
やすくなり、空乏層が次の接合に達してパンチスルー電
流が流れはじめ、その電流がラッチング電流以上に達し
たとき四層からなるサイリスタが点弧する。この時の印
加電圧の大きさは第三層の不純物濃度と第三層の幅によ
って決まるから、同一印加電圧で導通させるとしても第
三層の幅を変えることにより不純物濃度を変えることが
でき、静電容量を調整することが可能になる。
第１図は本発明の一実施例を示し、第２図と共通の部分
には同一の符号が付されている０図を見た限りでは第２
図と全く同一構造であるが、例えば第三層である第二２
層３の幅Ｗ、を一定としてその不純物のＮ、を下げると
、電極６１に正バイアスを印加したときの空乏層は接合
２３からＰＩｌ１３内に拡がりやすくなり、印加電圧を
増していくと２層３とＮ層４の間の接合３４に達しこの
接合を順バイアスするため、第二層のＮ層２．第三層の
２層３、第四層のＮ層４からなるＮＰＮトランジスタに
パンチスルー電流が流れはじめる。電流がラッチング電
流に達したときＰ［１，ＮＪｉ２，２層３゜Ｎ層４から
な゛るサイリスタが点弧する。同様に電極６２に正バイ
アスすることにより、第五層の第三Ｐ層、Ｎ１４．Ｐ層
３．Ｎ層２からなるサイリスタも点弧させることができ
るように対称的な層構成にされる。このときの印加電圧
は、Ｐ１ｉ３の不純物濃度Ｎ、と幅Ｗｌの両者によって
決まるから任意に変えることができる。従ってＷｌｌを
大きくすればＮ、を低くすることができるため、ｉｌ＋
、 ＋２１式よりＣＪが小さくなる０例えば、Ｎ３≦１
０”／ｃｃのときにＣ，≦１０００ｐＦ ／−とするこ
とも可能になる。
には同一の符号が付されている０図を見た限りでは第２
図と全く同一構造であるが、例えば第三層である第二２
層３の幅Ｗ、を一定としてその不純物のＮ、を下げると
、電極６１に正バイアスを印加したときの空乏層は接合
２３からＰＩｌ１３内に拡がりやすくなり、印加電圧を
増していくと２層３とＮ層４の間の接合３４に達しこの
接合を順バイアスするため、第二層のＮ層２．第三層の
２層３、第四層のＮ層４からなるＮＰＮトランジスタに
パンチスルー電流が流れはじめる。電流がラッチング電
流に達したときＰ［１，ＮＪｉ２，２層３゜Ｎ層４から
な゛るサイリスタが点弧する。同様に電極６２に正バイ
アスすることにより、第五層の第三Ｐ層、Ｎ１４．Ｐ層
３．Ｎ層２からなるサイリスタも点弧させることができ
るように対称的な層構成にされる。このときの印加電圧
は、Ｐ１ｉ３の不純物濃度Ｎ、と幅Ｗｌの両者によって
決まるから任意に変えることができる。従ってＷｌｌを
大きくすればＮ、を低くすることができるため、ｉｌ＋
、 ＋２１式よりＣＪが小さくなる０例えば、Ｎ３≦１
０”／ｃｃのときにＣ，≦１０００ｐＦ ／−とするこ
とも可能になる。
本発明によれば、双方向性スイッチング素子のいずれか
の四層よりなるサイリスクの点弧をアバランシェ降伏に
よらないで、中央三層のパンチスルー電流によらせるた
め、静電容量と動作電圧との間のトレードオフの関係が
解除され、１０００ｐＦ ／−程度の非常に静電容量の
小さい素子が得られる。
の四層よりなるサイリスクの点弧をアバランシェ降伏に
よらないで、中央三層のパンチスルー電流によらせるた
め、静電容量と動作電圧との間のトレードオフの関係が
解除され、１０００ｐＦ ／−程度の非常に静電容量の
小さい素子が得られる。
本発明は、ＰＮＰＮＰ素子に限らず、導電型を逆にした
ＮＰＮＰＮ素子にも適用できることは明らかである。
ＮＰＮＰＮ素子にも適用できることは明らかである。
第１図は本発明の一実施例の双方向性スイッチング素子
の断面構造図、第２図は従来の素子の動作を説明するた
めの断面図、第３図は第−Ｎ層と第二２層の接合付近の
不純物濃度分布図である。 １：第−Ｐ層 （第−層）、２：第−Ｎ層 （第二層）
、３：第二２層 （第三層）、４：第二Ｎ層（第四層）
、５：第三２層 （第五層） 、６１．６２７６１主電
ａ 第１図
の断面構造図、第２図は従来の素子の動作を説明するた
めの断面図、第３図は第−Ｎ層と第二２層の接合付近の
不純物濃度分布図である。 １：第−Ｐ層 （第−層）、２：第−Ｎ層 （第二層）
、３：第二２層 （第三層）、４：第二Ｎ層（第四層）
、５：第三２層 （第五層） 、６１．６２７６１主電
ａ 第１図
Claims (1)
- （１）交互に異なる導電型を有して隣接する五層よりな
り、第一、第二層および第四、第五層がそれぞれ、同一
主電極により短絡されるものにおいて、主電極間に所定
の電圧印加時にパンチスルーを起こし、第一または第五
層とからなるサイリスタを導通状態に導くトランジスタ
部分を形成する第二、第三および第四層を有することを
特徴とする双方向性スイッチング素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP894688A JPH01183849A (ja) | 1988-01-19 | 1988-01-19 | 双方向性スイッチング素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP894688A JPH01183849A (ja) | 1988-01-19 | 1988-01-19 | 双方向性スイッチング素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01183849A true JPH01183849A (ja) | 1989-07-21 |
Family
ID=11706837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP894688A Pending JPH01183849A (ja) | 1988-01-19 | 1988-01-19 | 双方向性スイッチング素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01183849A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03215979A (ja) * | 1990-01-22 | 1991-09-20 | Shindengen Electric Mfg Co Ltd | 両方向サイリスタ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59204272A (ja) * | 1983-05-06 | 1984-11-19 | Hitachi Ltd | 双方向二端子サイリスタ |
| JPS62154776A (ja) * | 1985-12-27 | 1987-07-09 | Agency Of Ind Science & Technol | サ−ジ吸収素子 |
-
1988
- 1988-01-19 JP JP894688A patent/JPH01183849A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59204272A (ja) * | 1983-05-06 | 1984-11-19 | Hitachi Ltd | 双方向二端子サイリスタ |
| JPS62154776A (ja) * | 1985-12-27 | 1987-07-09 | Agency Of Ind Science & Technol | サ−ジ吸収素子 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03215979A (ja) * | 1990-01-22 | 1991-09-20 | Shindengen Electric Mfg Co Ltd | 両方向サイリスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111106107B (zh) | 低电容瞬态电压抑制器 | |
| CN114695341B (zh) | 具有高保持电压的低电容瞬态电压抑制器 | |
| CN106170861A (zh) | 对表面电荷敏感性降低的结构和方法 | |
| JPH07283405A (ja) | 半導体装置の保護回路 | |
| CN103855156A (zh) | 与finfet工艺相兼容的二极管结构 | |
| JP7072719B2 (ja) | 半導体装置 | |
| SE455552B (sv) | Halvledaranordning innefattande en overspenningsskyddskrets | |
| CN113782597A (zh) | 半导体装置 | |
| CN112018106A (zh) | 高压静电保护结构 | |
| JPS5921170B2 (ja) | Ｍｏｓ型半導体装置 | |
| US12557395B2 (en) | High power TVS with enhanced repetitive surge performance | |
| TWI791325B (zh) | 靜電放電保護裝置及其操作方法 | |
| KR20030035209A (ko) | 정전방전 보호 회로용 반도체 제어 정류기 | |
| JPS5976471A (ja) | 光サイリスタ | |
| JPS5853864A (ja) | 半導体可変容量素子 | |
| KR100792387B1 (ko) | 저 동작전압 및 고스냅백 전류 특성을 갖는 정전기방전보호 소자 | |
| WO2014092224A1 (ko) | 비대칭 2-단자 바이리스터 소자와 그 제작 방법 | |
| JPH01171273A (ja) | 双方向性半導体スイッチング素子 | |
| CN113675189B (zh) | 一种静电防护器件及芯片 | |
| CN114497191B (zh) | 静电保护器件 | |
| JPH10223843A (ja) | 半導体装置の保護回路 | |
| JPS59105369A (ja) | 半導体装置 | |
| JPH01125987A (ja) | 半導体可変容量素子 | |
| CN121057297A (zh) | 半导体控制的整流器 | |
| JP2822395B2 (ja) | Ｃｃｄ |