JPH0118452B2 - - Google Patents

Info

Publication number
JPH0118452B2
JPH0118452B2 JP59020321A JP2032184A JPH0118452B2 JP H0118452 B2 JPH0118452 B2 JP H0118452B2 JP 59020321 A JP59020321 A JP 59020321A JP 2032184 A JP2032184 A JP 2032184A JP H0118452 B2 JPH0118452 B2 JP H0118452B2
Authority
JP
Japan
Prior art keywords
input
detection
touch
circuit
touch input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59020321A
Other languages
English (en)
Other versions
JPS60164830A (ja
Inventor
Tooru Asano
Hideaki Takizawa
Kazuo Yoshikawa
Hisashi Yamaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59020321A priority Critical patent/JPS60164830A/ja
Publication of JPS60164830A publication Critical patent/JPS60164830A/ja
Publication of JPH0118452B2 publication Critical patent/JPH0118452B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Position Input By Displaying (AREA)

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明は、情報入力端末装置に係るタツチパネ
ルの検出回路に関する。
(b) 技術の背景 複数の入力項目から選択的に選定入力を指定す
るタツチパネルは、操作が簡便であることから、
押釦スイツチ等を配列するキー入力装置に代わつ
て、広い分野で賞用されている。本発明は、特に
係るタツチパネルに於ける入力検出手段に就き提
示されたものである。
(c) 従来技術と問題点 従来、この種タツチパネルに於ける操作入力を
検出する回路構成と動作概要を図面に従つて説明
する。
第1図は従来の入力検出回路を示し、第2図と
第3図は、第1図検出回路の動作波形図である。
第1図の回路構成は次の通り。図において、1
は装置の操作パネル又はタツチ入力パネル、2は
入力パネル1面に於ける複数の操作入力を検出す
るためのマルチプレクサ、3はマルチプレクサ出
力側に設けられた共振回路、4はタイミングパル
ス発生回路、5は3に対する発振回路、6は前記
パルス発生回路4により起動されるコンパレー
タ、及び7は入力パネルの操作(タツチ)入力の
判定部である。
例示入力パネル1には、図示A,B,C,Dの
四個の入力指示をしたパネルが形成され、該指示
位置にタツチ入力があると、これを検出且つ指示
入力に相当するコード信号が出される。即ち、パ
ネル面内はタツチ入力位置検出をなす検出電極8
が設けられ、これら検出電極8を2により順次選
択走査して何れの入力があつたかを検出する。
第2図と第3図の動作波形により前記構成回路
の動作概要を次に説明する。
第2図は電極8走査をなすマルチプレクサ出力
線aの波形である。出力線aは、タツチ入力があ
れば、共振回路の発振条件が崩れて図示の如き振
動振幅が漸減する減衰波形となる。他方、タツチ
入力が無ければ、常時定常的発振振幅の波形とな
る。図中、時間軸0―tと並行する直線Vthはコ
ンパレータ6に入力される振動波形を検出するし
きい値、又0―t軸上、時間Tは該コンパレータ
6の前記減衰波形に対するタツチ検出時点を示
す。つまり、マルチプレクサ2により逐次的選択
になるある電極8は該選択電極端子の共振振幅レ
ベルがタイミングパルス(第3図のc波形参照)
で検出される。更に、第3図に於けるbとb′波形
はコンパレータ6の出力波形である。出力波形b
はタツチ入力のない時、b′波形はタツチ入力があ
つた時の波形である。又、同図のdとd′波形は、
それぞれ前記タツチ入力が無い時と、タツチ入力
が有つた時のタツチ入力判定部7の出力波形であ
る(第1図回路図参照) 係るタツチ入力検出回路は、電源変動等の影響
を受けないコンパレータしきい値が設定されるこ
と、また該しきい値を充分低いレベルとすること
が可能なこと等から、検出の判別力が高い特長が
ある。然しながら、該入力検出回路は、前記共振
回路3の過渡的応答特性に問題がある。これを第
4図の共振回路(第1図の3参照)の入力応答動
作特性を引用して説明する。
第4図は、タツチパネル電極位置Aにのみ入力
があつたとした時、共振回路3の出力線aにおけ
るコンパレータ6の入力動作波形eを示す(但し
位置B,C,Dにはタツチ入力無し)。マルチプ
レクサ2の電極8に対する走査は、図示T1の周
期でD→A→B→Cの順でタツチ操作の検索がさ
れる。而し、A走査時点で共振回路の動作振幅が
漸減する減衰波形となり、タイミングパルスで起
動されるコンパレータ6はしきい値Vthを割る減
衰波形の振動振幅レベルを検出して同図f波形に
示される入力タツチ信号mを生成する。併し、マ
ルチプレクサ6による次電極に対する検索位置B
の走査期間中、減衰の振動振幅は尚初期状態に復
元していない為、タツチ入力が無い検索位置B
で、恰もタツチ入力が有つたと判定する信号nが
送出されて甚だ不都合である。即ち、あるタツチ
入力の検出後、共振回路が初期状態(定常状態)
に戻るにはT2の時間が必要とされるに拘わらず、
これが考慮されてない為誤動作となる。このため
タツチ入力検出時、前記マルチプレクサの走査を
延長するか、中止するかしないと次入力の検出に
誤動作、或いは安定確実な検出が出来ない。
(d) 発明の目的 本発明は前記の問題点を解決することである。
係る回路構成とするタツチパネルの誤動作或い
はタツチ入力の誤検出を防止して高信頼性の入力
パネルを実現することにある。
(e) 発明の構成 前記の目的は、パネル面上のタツチ入力位置を
検出する検出電極、該検出電極を順次走査するマ
ルチプレクサ、及び共振回路を備え、且つ前記検
出のタツチ入力を判定するコンパレータを備える
タツチ入力装置の検出駆動回路に於いて、前記タ
ツチ入力が検出された時、一定期間、検出電極の
前記走査を中止し、その後入力位置検出の走査を
行うパネル検出回路とすることにより達成され
る。
(f) 発明の実施例 本発明は、前記タツチ入力の検出電極のマルチ
プレクサ走査に係る駆動手段として、タツチ入力
検出後、次のタツチ検索走査時間を延長するので
はなく、前記所定の検索延長期間T2マルチプレ
クサの検出電極走査を電気的に切り離し、走査を
中止する。その後、検出電極の検索を開始するこ
とで前記の誤検出を防止するようにしたものであ
る。
以下、第5図に示すタツチパネルの前記タツチ
入力検出回路実施例図と、第6図の検出回路の動
作波形図とを参照して本発明を詳細に説明する。
第5図実施例回路図に於いて、従来のタツチパ
ネル装置回路と比較して、入力パネル1に設ける
タツチ入力検出数、およびパネル入力検索の回路
構成等、従来と同等機能部は同一の参照番号が付
与され、本発明の要旨を明確とする。又、マルチ
プレクサ2に於ける検出電極8の検索走査も従来
どおりA→B→C→D→Aと順次選択されるもの
とする。
本発明によれば、因にA位置にタツチ入力があ
る時、次にB位置電極の走査に移る前にT2期間、
走査を中止する。この時マルチプレクサ2には何
も接続されていない図示の端子Eを選択する指示
を与える。
この様なマルチプレクサ選択の入力にダミー端
子Eを設け、これを選択させる事によりT2期間
に於ける電圧波形の定常状態復帰を待つて、然る
後T1によるB位置当該の電極走査と、これに続
く電極走査を順次行う(第6図動作波形g参照)。
前記入力が検出された時の電極走査中止と、これ
に続くダミー端子Eへの選択指示は、マルチプレ
クサ2を駆動する図示されないマイクロプロセツ
サのタイミング制御プログラムにより行なわれ
る。
斯くして、従来問題とされたこの種共振回路3
を有する過渡応答動作特性によるタツチ入力の誤
判定検出はなくなる。
更に、前記ダミー端子Eに、検出電極8に付加
されるインピーダンスと略等価なインピーダンス
となる回路素子、例えば第5図に点線で示す如く
コンデンサC0と抵抗R0の直列接続素子を接続す
れば、該端子Eの走査は、見掛け上恰もタツチ入
力の無い検出電極を走査するも同等となり、タツ
チ入力パネルの前記入力検出が一層安定となる。
(g) 発明の効果 前記詳細に説明した本発明のタツチパネルの検
出回路によれば、タツチ操作入力の誤検出が皆無
となる為、該操作パネルの信頼性が向上する。
【図面の簡単な説明】
第1図は、従来のタツチ入力検出回路を示す。
又第2図はマルチプレクサ出力線aの動作波形
図、第3図はタイミングパルス発生回路等の動作
波形図、第4図は第1図図示の共振回路の入力応
答動作特性、第5図は本発明タツチパネルの前記
タツチ入力検出回路実施例図、第6図は第5図検
出回路の動作波形図である。 図中、1はタツチ入力パネル、2はマルチプレ
クサ、3は共振回路、4はタイミングパルス発生
回路、5は発振器、6はコンパレータ、7は操作
入力の判定部、Eはダミー端子である。又、Vth
はコンパレータ入力検出のしきい値、波形cは4
のタイミングパルス、波形dとd′は7の判定出力
波形、eはタツチ入力がA位置検出電極にあつた
時の共振回路出力線aの6の入力波形、fは誤判
定出力波形である。

Claims (1)

  1. 【特許請求の範囲】 1 パネル面上のタツチ入力位置を検出する検出
    電極、該検出電極を順次走査するマルチプレク
    サ、及び共振回路を備え、且つ前記検出のタツチ
    入力を判定するコンパレータを備えるタツチ入力
    装置の検出駆動回路に於いて、前記タツチ入力が
    検出された時、一定期間、検出電極の前記走査を
    中止し、その後入力位置検出の走査を行うことを
    特徴とするタツチパネルの検出回路。 2 前記一定期間検出電極の走査中止手段とし
    て、前記マルチプレクサの入力端子にダミー端子
    を設けてこれを選択することを特徴とする特許請
    求の範囲第1項記載のタツチパネルの検出回路。 3 前記のダミー端子に検出電極と同等のインピ
    ダンスを持つ回路素子を接続したことを特徴とす
    る特許請求の範囲第2項記載のタツチパネルの検
    出回路。
JP59020321A 1984-02-06 1984-02-06 タツチパネルの検出回路 Granted JPS60164830A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59020321A JPS60164830A (ja) 1984-02-06 1984-02-06 タツチパネルの検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59020321A JPS60164830A (ja) 1984-02-06 1984-02-06 タツチパネルの検出回路

Publications (2)

Publication Number Publication Date
JPS60164830A JPS60164830A (ja) 1985-08-27
JPH0118452B2 true JPH0118452B2 (ja) 1989-04-05

Family

ID=12023861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59020321A Granted JPS60164830A (ja) 1984-02-06 1984-02-06 タツチパネルの検出回路

Country Status (1)

Country Link
JP (1) JPS60164830A (ja)

Also Published As

Publication number Publication date
JPS60164830A (ja) 1985-08-27

Similar Documents

Publication Publication Date Title
US4583189A (en) Microprocessor-based scan-mode keying circuit
JPH0253805B2 (ja)
KR960703289A (ko) 이중 래치 클럭 레벨-민감성 스캔 디자인 및 그 제어방법 (dual latch clocked lssd and method)
KR900008880B1 (ko) 유도성 부하 구동회로의 고장 검출회로
KR880701998A (ko) 전자식 직류모터 스위칭회로
JP2766101B2 (ja) 表示付タブレット装置
JPH0118452B2 (ja)
JPS6232489B2 (ja)
JPH08106834A (ja) スイッチ回路
JPS6065620A (ja) タッチ検出装置
KR910004657Y1 (ko) 모니터의 아날로그/티티엘 신호 자동 판별회로
JP3347606B2 (ja) 入力装置
RU2003225C1 (ru) Частотный компаратор
SU1111146A1 (ru) Устройство дл ввода информации
JPS5882324A (ja) 接続検出装置
SU1385326A1 (ru) Синхроселектор
SU1401594A1 (ru) Сенсорна клавиатура
SU1159128A2 (ru) Устройство пуска преобразовател
JPH0431406B2 (ja)
JPH07111672B2 (ja) 位置検出装置
JPS5915173Y2 (ja) アナログ信号検出回路
JPH07174829A (ja) 半導体集積回路
KR920007422Y1 (ko) 키 매트릭스 스캔시 에러 방지회로
JPH0611150B2 (ja) 送信周波数切換装置
JP2876689B2 (ja) 近接スイッチ