JPH01184546A - シングルチップマイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシングルチップマイクロコンピュータに関する
もので、より詳細にはシングルチップマイクロコンピュ
ータの割り込み要求制御システムに関する。

〔従来の技術〕

近年集積回路製造技術の進歩にともない、単一半導体基
盤上にコンピュータ機能を集積したシングルチップマイ
クロコンピュータ（以下ＳＭＣと記す）においても高度
集積化が進み単一半導体基盤上に集積される機能もより
高度化してきている。

例えばタイマカウンタ、Ａ／Ｄ変換回路、シリアル送受
信回路等、周辺装置も多種類の装置が複数チャネル設け
られ、より高機能化が進められている。

このため中央処理装置（以下ＣＰＵと記す）が単に命令
動作によるデータ処理を高速に実行制御するだけでなく
、周辺装置等の処理要求に対しても効率的かつ高速にデ
ータ処理を実行制御する必要が生じている。

従来ＣＰＵが周辺装置等の処理要求に応じて高速にデー
タ処理を開始、実行制御するための手段として割込みと
いう手法が広く用いられている。

割込みはＣＰＵが周辺装置等処理要求発生源から非同期
に発生する処理要求を検知すると現在実行中のプログラ
ム処理を中断し、処理要求に対応したデータ処理を行う
割込みサービスプログラムのルーチンに制御を移すもの
である。

割込み処理では、元のプログラム処理を正常に再開でき
るように、レジスタ、プログラムカウンタ（以下ＰＣと
記す）、ステータスワード（以下ＰＳＷと記す）等をス
タックと呼ばれるメモリ部に退避しておく。割込みサー
ビスプログラムのルーチンの終了時、命令処理によって
スタックに退避しておいたレジスタ、ｐｃ、ｐｓｗ等の
情報を回復して元のプログラム実行に復帰する。

また、複数の周辺ハードウェアを備えたことにより、複
数の処理要求が同時に発生し、競合状態となることも多
い。このため割込み処理システムを備えたＳＭＣでは、
個々の地理要求に優先順位を設定し、割込み要求制御部
においてこの優先順位に基づき競合状態を裁定し最も優
先順位の高い処理要求をただ一つ選択し、割り込み要求
としてＣＰＵに伝える、といった構成をとる。

一方、プログラムの内容によっては、割込み処理を受は
付は禁止にしたい場合がある６例えば他の割込みサービ
スプログラムを既に実行中の場合で、既実行中の割込み
サービスプログラム処理が最も緊急度が高い時や、スタ
ック容量の制約から、新たに割込みを受付よりスタック
が深くなることを避けたい場合等である。

このため割込み処理システムを備えたＳＭＣでは割込み
処理要求の実行禁止／許可制御するための割込み許可フ
ラグ（ＥＩ）を備え、割込み許可フラグの内容を命令に
より任意に設定することで、各種処理要求の割込みによ
る実行制御の禁止、許可制御を行い、目的とする応用機
器に適したシステムを構成する。

なお、周辺装置等から割り込み要求制御部への割込み要
求と割込み要求制御部からＣＰＵへの割り込み要求とを
区別するため以降周辺装置等からの割込み要求を単に処
理要求と記す。

次に具体例を用いて従来のＳＭＯにおける割込み処理シ
ステムについて説明する。

第４図は従来のＳＭＣにおける割込み処理システム要部
を示すブロック図で以下の構成要素からなる。

割込み要求制御部ｌは、 各種周辺装置からの処理要求８０発生を記憶する割込み
要求フラグ１１を含む割込み要求フラグレジスタＩＦＲ
（以下ＩＦＲと記す）１０１と、各処理要求に対応した
ＩＦＲＩＯＩのフラグ内容から優先順位制御を行う優先
順位制御部１０２と、 各処理要求に対応してベクタ情報を含むベクタコード定
数部１０３と、 ＣＰＵ２に対し割込み要求ＩＮＴＲＱ６　（以下ＩＮＴ
ＲＱ６と記す）を発生し割込み処理起動を促すと共に、
ＣＰＵ２からの割込みアクノリッジ信号ＩＮＴＡＣＫ７
　（以下ＩＮＴＡＣＫ７と記す）に応じて、所定のベク
タ情報をバス５に出力する動作と、また処理要求を受は
付けたＩＦＲＩＯＩ中の要求フラグをクリアする動作と
を制御する各種制御ロジック、とを含み各レジスタはバ
ス５を介してＣＰＵ２よりリード／ライト制御される。

ＣＰＵ２は、 内部にＰＣ，ＰＳＷ、ＡＬＵ、命令デコーダ。

各種制御レジスタ、割込み許可フラグＥＩ（以下ＥＩと
記す）等を含み、割込み要求制御部１のＩＮＴＲＱ６を
検出して割込み要求制御部１を制御する動作を含む、各
種命令の実行制御と割込み処理制御実行とに必要なＳＭ
Ｃ全体の動作制御を行う。

メモリ部３は、 プログラムメモリと、ＣＰＵ２による命令実行結果のデ
ータ格納領域と、割込み処理起動の際のｐｃ、ｐｓｗ、
レジスタ類の退避に使用されるスタックとを含み、ＣＰ
Ｕ２の制御によりバス５を介してデータの入出力を行う
。

第５図は第４図の割込み要求制御部１のＩＦＲ１０１、
及び優先順位制御部１０２の構成概要を示すブロック図
である。

ここでは簡単のため処理要求が３ソース（８ａ。

８ｂ、８ｃ）の場合について示しである。

ＩＰＲＩＯＩは、割込み要求フラグｌｌａ、ｌｌｂ。

１１ｃから構成されており、各割込み要求フラグは、周
辺装置等、処理要求発生源からの各処理要求８ａ、８ｂ
、８ｃによりセットさｈ１優先順位制御部１０２からの
フラグ選択信号１０ａ、１０ｂ、１０ｃとＣＰＵからの
ＩＮＴＡＣ！に７により選択的にリセットされる。

優先順位制御部１０２は同時に複数の処理要求が発生し
ていればその中から最も優先順位の高い処理要求をただ
一つ選択し、ＩＦＲＩＯＩ及び第４図のベクタコード定
数部１０３にフラグ選択信号１０ａ、１０ｂ、１０ｃの
内から先に選択した処理要求に対する選択信号をアクテ
ィブにして伝え、同時にＣＰＵ２に対してＩＮＴＲＱ６
により割込み処理起動を促す、といった動作を行うため
の各種制御ｐシックから構成される。

ここでは処理要求の優先順位は 処理要求８ａ＞処理要求ｓｂ＞処理要求８ｃの順にハー
ドウェアで固定されており処理要求８ａ、８ｂ、８ｃが
同時に発生した場合には必ず優先順位のより高い処理要
求８ａが選択される。

前記フラグ選択信号１０ａ、１０ｂ、１０ｃは第４図の
ＣＰＵ２からＩＮＴＡＣＫ７が伝えられるまでホールド
される。

次に第４図、第５図を用いて割込み処理動作を説明する
。

まずＣＰＵ２においてあらかじめ命令処理によりＥＩエ
フラグセットされており、割込み要求受は付は許可状態
にあり、ＩＮＴＲＱ６の発生をチエツクしながら所定の
プログラム処理を実行している場合について説明する。

各処理要求発生源において、タイマカウンタのオーバー
フロー動作、またはシリアルデータの送受信動作等によ
り割込み要求が発生すると各処理要求発生源は処理要求
８を発生し割込み要求制御部１内のＩＰＲＩＯＩに含ま
れる割込み要求フラグをセットする。

割込み要求制御部１内の優先順位制御部１０２では各割
込み要求フラグの内容を基に、優先順位制御を行い、Ｉ
ＮＴＲＱ６を７クテイプにして割込み処理要求をＣＰＵ
２に伝える。

ＣＰＵ２はＥＩエフラグセットされ割込み要求の受は付
は許可状態であるのでＩＮＴＲＱ６がアクティブになる
と実行中のプログラム処理を中断し、ｐｃ、ｐｓｗ、各
種レジスタ類の内容をバス５を介してメモリ部３のスタ
ックに退避し、割込み要求制御部ｌに対してＩＮＴＡＣ
Ｋ７を伝え、割込みサービスプログラムのベクタコード
情報を出力させ、また処理要求に対応したＩＦＲＩＯＩ
の割込みフラグをクリアする。

続いてＣＰＵ２は得られたベクタコード情報を基に割込
みサービスプログラムに分岐し、ＥＩエフラグ割込み禁
止状態に設定した後プログラム処理により処理要求に対
応した所定の実行制御をおこなう。割込みサービスプロ
グラム実行中は通常ＥＩエフラグ割込み禁止状態に設定
するので他の処理要求は割込み要求フラグがセットされ
たまま割込みサービスプログラムの終了時まで保留され
る。

割込みサービスプログラムが終了するときには割込みサ
ービスプログラムからの専用復帰命令（ＲＥＴＩ命令等
）の実行処理によりメモリ部３のスタックに退避したｐ
ｃ、ｐｗｓ、レジスタ類の内容を回復すると共に、Ｅエ
フラグを再び割込み許可状態に戻し実行を中断したプロ
グラム処理に復帰する。

〔発明が解決しようとする問題点〕

上述した、従来のＳＭＣでは、処理要求の優先順位が固
定されている。

また、ハードウェア的に処理要求の発生回数をカウント
“する手段が用意されていない。

従って優先順位を高く設定した処理要求と優先順位を低
く設定した処理要求とが競合した場合に、　　゛優先順
位を低く設定した処理要求は常により優先順位を高く設
定した処理要求の割込みサービスプログラムが終了する
まで割込み処理実行が保留される。

例えば、最も優先順位を低く設定した処理要求が発生し
、対応する割込みサービスプログラムの処理実行が開始
するまでの待ち時間について考えると、ＳＭＣの周辺ハ
ードウェア、処理要求発生源が増加するに従い他の処理
要求が同時発生する可能性が高くなるので、最も優先順
位を低く設定した処理要求に対応する割込みサービスプ
ログラムの処理の開始、実行が保留される時間が長くな
る可能性も高い。またある処理要求の割込みサービスプ
ログラムが終了するまでの間に新たにより優先順位の高
い設定の処理要求が発生する可能性も高く、結果として
保留時間がより長くなってしまい、必要な処理制御の開
始、実行がいつまでも行われない、といった問題があっ
た。

また、以上の様に処理要求が保留されている期間が長い
と再び同一の処理要求発生源から、処理要求が発生する
場合があるが、従来のＳＭＣにおける割込み要求フラグ
は１回の処理要求の発生を記憶するだけの機能しかなく
複数回の処理要求発生を記憶することはできないので新
たな処理要求発生は検出することができない。このため
、ソフトウェアタイマー（カウンタ）のインクリメント
処理を割込みサービスプログラムで実行するようなシス
テムの場合、カウントミスが発生する、といった欠点が
ある。

このような問題を避ける為、従来はデータの処理効率を
ある程度犠牲にして一回の処理要求の発生から次の処理
要求の発生までに十分余裕のあるシステムとするか、ま
たは全ての処理要求に対する割込み処理起動までの最大
保留時間を発生し得る全ての場合について厳密に算出し
、保留期間中に再び同一の処理要求が発生することの無
いよう適切な応用システムを設計する必要があった。

しかし高度な応用システムの実現要求に対するＳＭＣの
多機能化、高速化に伴い適切な処理要求の保留時間を考
慮して設計することが難しくなってきていた。

なお、処理要求の発生から割込みサービスプログラムの
処理実行までの保留時間をプログラム処理の実行状態に
応じて最適化する目的から、処理要求の優先順位をソフ
トウェア手段により任意に設定できる割込み制御システ
ムを採用したＳＭＣもある。、しかしながら、プログラ
ムの実行状態を監視する為の処理負担が常に伴うこと、
及び−度ソフトウェア手段により処理要求の優先順位を
設定してから、次に処理要求の優先順位を設定、変更す
るまでの期間については、最も優先順位を低く設定した
処理要求について、優先順位がハードウェア的に固定さ
れた割込み制御システムを備えたＳＭＯの場合と同様の
欠点を有しており、処理要求の保留時間の短縮を実現す
る上では有効に対応しきれなくなっている。

〔発明の従来技術に対する相違点の内容〕本発明による
ＳＭＯは、割込み制御部に、割込み要求発生源からの割
込み要求信号の発生′　　回数をカウントするＮビット
の割込み要求カウンタと、 前記割込み要求カウンタの内容に基づいて割込み要求の
優先順位を選択的に指定する制御手段、とを有する事に
より、 従来のＳＭＣに比して 処理要求が保留された期間中に再び同一の処理要求の発
生したことを検出することが可能になるとともに、低い
優先順位に設定した処理要求でも複数回同一の処理要求
が発生した場合にはハードウェア手段により自動的に処
理要求の優先順位を高くすることで割込み処理起動を促
し必要なデータ処理をおこなうことを可能にする、とい
う相違点を有する。

〔問題点を解決するための手段〕

本発明におけるシングルチップマイクロコンピュータは
、複数の割込み要求発生源に対応し、割込み要求発生源
からの割込み要求信号の発生回数を記憶するＮビットの
割込み要求カウンタと、前記割込み要求カウンタの内容
に基づいて割込み要求の優先順位を選択的に指定する制
御手段、とを備えている。

〔実施例−１〕 次に、本発明の第１の実施例を図面を参照して説明する
。

第１図は本発明によるＳＭＣの割込み制御システム要部
を示すブロック図で以下の構成要素からなる。

割込み要求制御部１は、 各種周辺装置等処理要求発生源４からの処理要求８の発
生を記憶する割込み要求カウンタ９を含む割込み要求レ
ジスタＩＦＲ２０１（以下ＩＦ’Ｒ２０１と記す）と、 各処理要求に対応した割込み要求カウンタの内容から優
先順位を行う優先順位制御部１０２と、各処理要求に対
応したベクタ情報を含むベクタコード定数部１０３と、 ＣＰＵ２に対し割込み要求ＩＮＴＲＱ６　（、以下ＩＮ
ＴＲＱ６と記す）を発生し割込み処理起動を促すと共に
、ＣＰＵ２からの割込みアクノリッジ信号ＩＮＴＡＣＫ
７　（以下ＩＮＴＡＣＫと記す）に応じて、所定のベク
タ情報をバス５に出力する動作と、処理要求を受は付け
たＩＦＲ２０１中の割込み要求カウンタをクリアする動
作、とを制御する各種制御ロジックとを含む。

ＩＦＲ２０ルジスタはバス５を介してＣＰＵ２よりリー
ド／ライト制御可能である。

ＣＰＵ２は内部にＰＣ，ＰＳＷ、ＡＬＵ、命令デコーダ
、各種制御レジスタ、ＥＩフラグ等を含み、割込み要求
制御部１のＩＮＴＲＱ６を検出して割込み要求制御部１
を制御する動作を含む、各種命令の実行制御と割込み処
理制御実行とに必要なＳＭＣ全体の動作制御を行う。

メモリ部３は、プログラムメモリと、ＣＰＵ２による命
令実行結果のデータ格納領域と、割込み処理起動の際の
ｐｃ、ｐｓｗ、レジスタ類の退避に使用されるスタック
とを含み、ＣＰＵ２の制御によりバス５を介してデータ
の入出力を行う。

第２図は第１図のＩＦＲ２０１と優先順位制御部１０２
についての構成を示すブロック図である。

ここでは説明のため３つの処理要求８ａ、８ｂ。

８ｃに夫々対応する２ビツトの割込み要求カウンタ９ａ
、９ｂ、９ｃを備える場合について説明する。

なお、割込み要求カウンタ９ａ、９ｂ、９ｃは同一のハ
ードウェアで構成されており、機能動作は等価である為
ここでは割込み要求カウンタ９ａについて説明する。ま
た第１図のＣＰＴＪ２によるリード／ライト制御に必要
な信号は省略しである。

割込み要求カウンタ９ａは処理要求８ａがアクティブに
なる毎にカウントアツプし、カウンタデクリメント信号
１２０ａによってデクリメントされる。

割込み要求カウンタ９ａのカウンタ値により二種類の要
求信号が発生する。

第一は割込み要求カウンタ９ａのピッ）０からの下位レ
ベル要求信号１２２ａで通常処理要求８ａが１回入力さ
れるとアクティブとなり、優先順位制御回路１０２へ伝
えられる。

第二は割込み要求カウンタ９ａのビット１からの上位レ
ベル要求信号１２１ａで処理要求８ａが２回以上入力さ
れるとアクティブとなり、第２図の優先順位制御回路１
０２へ伝えられる。

優先順位制御部１０２における優先順位処理は上位レベ
ル要求信号１２１　ａ＞上位レベル要求信号１２　ｌ　
ｂ＞上位レベル要求信号１２１ｃ＞下位レベル要求信号
１２２ａ＞下位レベル要求信号１２２ｂ＞下位レベル要
求信号１２２ｃとなり一意に決定される。

また、カウンタ指定線１０ａ、１０ｂ、１０ｃは各々排
他的にいずれかがアクティブとなるよう優先順位制御回
路 ８ａに対応した上位レベル要求信号１２１ａ、下位レベ
ル要求信号１２２ａのいずれがアクティブになるとカウ
ンタ指定線１０ａがアクティブとなる。同様に上位レベ
ル要求信号１２１ｂまたは下位レベル要求信号１２２ｂ
がアクティブになるとカウンタ指定線１０ｂがアクティ
ブ、上位レベル要求信号１２１ｃまたは下位レベル要求
信号１２２Ｃのいずれが７グテイプになってもカウンタ
指定線１０ｃがアクティブとなる。

カウンタ指定線１０ａ、１０ｂ、１０ｃとＩＮＴＡＣＫ
７により処理要求に対応した書割込み要求カウンタ９ａ
、９ｂ、９ｃのカウンタデクリメント信号１２０ａ、１
２０ｂ、１２０ｃが指定される。

次に第１図、第２図を用いて動作を説明する。

第一にまず、全ての割込み要求カウンタが初期状態“０
”にありＣＰＵ、のＥＩエフラグ割込み許可状態に設定
され、この時に複数の処理要求、処理要求８ａと処理要
求８ｂが発生した場合について説明する。

この時には処理要求８ａ、８ｂに対応したＩＦＲ２０１
の割込み要求カウンタ９ａ、９ｂがともに１インクリメ
ントされ下位レベル要求信号１２２ａ、１２２ｂがアク
ティブとなり優先順位制御部１０２に伝えられる。ここ
で処理要求の受は付は優先順位は、処理要求８＆〉処理
要求８ｂすなわち 下位レベル要求信号１２２　ａ＞下位レベル要求信号１
２２ｂの優先順位であるので処理要求８ａが選択されカ
ウンタ指定線１０ａをアクティブにするとともに、ＩＮ
ＴＲＱ６をアクティブにしてＣＰＵ２に伝える。

優先順位制御部１０２ではＣＰＵ２からのＩＮＴＡＣＫ
７が伝えられるまでカウンタ指定線のレベルを保持する
。

ＣＰＵ２はＩＮＴＲＱ６がアクティブになると実行中の
プログラム処理を中断し、ｐｃ、ｐｓｗ。

各種レジスタ類の内容をバス５を介してメモリ部３のス
タックに退避し、割込み要求制御部１に対してＩＮＴＡ
ＣＫ７を伝え、処理要求８ａに対応した割込みサービス
プログラムのベクタコード情報を出力させるとともに、
カウンタデクリメント信号１２０ａをアクティブにして
ＩＦＲ２０１内の割込み要求カウンタ９ａを１デクリメ
ントする。

割込み要求カウンタ９ｂの値は１のまま変化しない。

続いてＣＰＵ２は得られたベクタコード情報を基に割込
みサービスプログラムに分岐し、Ｅエフラグを割込み禁
止状態に設定した後プログラム処理により処理要求８ａ
に対応した所定の実行制御をおこなう０割込みサービス
プログラムが終了するトキには割込みサービスプログラ
ムからの専用復帰命令（ＲＥＴＩ命令等）の実行処理に
よりメモリ部３のスタックに退避したｐｃ、ｐｓｗ、　
　レジスタ類の内容を回復すると共に、ＥＩエフラグ再
び割込み許可状態に戻し実行を中断したプログラム処理
に復帰する。

第二に、処理要求８ｂがすでに一度発生しており、割込
み要求カウンタ９ｂが“１”の時、すなわち下位レベル
要求信号１２２ｂはすでにアクティブとなっているが保
留されている時に、複数の処理要求８ａ、８ｂが再び発
生した場合について説明する。

この時には処理要求８ａ、８ｂにより割込み要求カウン
タ９ａ、９ｂが１インクリメントされ下位レベル要求信
号１２２ａがアクティブ、上位レベル！’　求（１号１
２１ｂがアクティブとなり優先順位制御１０２に伝えら
れる。

ここで処理要求の受は付は優先順位は、処理要求ｓｂ＞
処理要求８ａすなわち 上位レベル要求信号１２　ｌ　ｂ＞下位レベル要求信号
１２２ａの優先順位であるため処理要求８ｂが選択され
カウンタ指定線１０ｂがアクティブとなる。

続いてＩＮＴＲＱ６がアクティブとなりＣＰＵ２に割込
み処理起動を促し、ＣＰＵ２はＥＩエフラグ割込み許可
状態であるのでＩＮＴＲＱ６がアクティブになると実行
中のプログラム処理を中断し、ＰＣ，ＰＳＷ、レジスタ
レジスタ類の内容をバス５を介してメモリ部３のスタッ
クに退避し、割込み要求制御部ｌに対してＩＮＴＡＣＫ
７を伝え、処理要求８ｂに対応した割込みサービスプロ
グラムのベクタコード情報を出力させるとともに、カウ
ンタデクリメント信号１２０ｂをアクティブにしてＩＦ
Ｒ２０１内の割込み要求カウンタ９ｂを１デクリメント
する。割込み要求カウンタ９ａの値は“１”のまま変化
せず保留される。

割込みサービスプログラムにおいてＣＰＵ２は割込み要
求カウンタ９ｂの内容を読み出し、値が“０″になって
いないため、処理要求８ｂが保留されている時に再度処
理要求８ｂが発生したことを検出することができる。

以後の割込みサービスプログラム処理と中断したプログ
ラム処理への復帰処理、及び保留された処理要求８ａの
割込み処理については第一の説明の場合と同様である。

　・ 上述の様に、割込み要求カウンタのカウント数により、
自動的に対応する処理要求の優先順位を引上げる為、従
来のＳＭＣのように処理要求が保留され、いつまでも割
込みによる処理が実行されないといった問題を解決する
ことができても、処理要求が複数回発生した時には優先
順位を引き上げ、優先順位制御部にて高位レベルの処理
要求が発生したのと同様に処理制御を行うことで処理要
求の保留時間を短縮する。

また、割込み要求カウンタにより処理要求の発生回数を
カウントすることで、複数回処理要求が発生したことと
、発生回数とを検出することが可能である。

従って、例えばソウトウエアタイマー（カウンタ）のイ
ンクリメント処理を割込みサービスプログラムで実行す
るようなシステムの場合、カウント数を割込み要求カウ
ンタ９ｂの値から補正して正常なカウント値を得ること
ができる。

以上が本発明における第１の実施例である。

〔実施例−２〕 次に、本発明によるＳＭＯ第二の実施例について、図面
を参照して説明する。

第３図は本発明によるＳＭＣの第二の実施例における割
込み要求制御部ｌの要部を示すブロック図であり、割込
み要求制御部ｌに、個々の処理要求について優先順位を
指定する優先順位指定フラグ２０２ａ、２０２ｂ、２０
２ｃを含む優先順位指定レジスタ２０２をもつＳＭＣに
対し本発明を適用するものである。

つまり、第一の実施例との相違は、第３図より明らかな
ように割込み要求制御部ｌにて第一の実施例における構
成要素に加え、優先順位指定レジスタ２０２を持つこと
にある。他の構成要素は同一であるのでここでは説明を
省略する。

ここでは説明のため第一の実施例と同様に３つの処理要
求８ａ、８ｂ、８ｃに夫々対応する割込み要求カウンタ
９ａ、９ｂ、９ｃと、優先順位指定レジスタ２０２内に
優先順位指定フラグ２０２ａ、２０２ｂ、２０２ｃを備
える場合について説明する。

なお、割込み要求カウンタ９ａ、９ｂ、９ｃと優先順位
指定部１０２は第一の実施例と同一のハードウェアで構
成されており、機能動作は等価である為ここでは優先順
位指定フラグについて説明する。またＣＰＵによる各レ
ジスタ指定部のリード／ライト制御に必要な信号は省略
しである。

優先順位指定フラグ２０２ａ、２０２ｂ、２０２ＣはＣ
ＰＵ２からバス５を介してリード／ライトが可能であり
、ソフトウェア処理に依って処理要求に対応したフラグ
の内容を予め “１”＝上位レベル要求　または “０″＝下位レベル要求 と指定する。

上記処理によって対応した処理要求の優先順位を上位レ
ベル要求に指定するかまたは下位レベル要求に指定する
かを選択的に実行することにより、ＳＭＣの動作内容に
合わせ割込み処理をよりフレキシブルに実行させる。

本第二の実施例においては第一の実施例と同様に割込み
要求カウンタの内容により処理要求の発生回数に応じて
処理要求の優先順位をハードウェア手段により自動的に
上位レベル要求に指定することが可能で、また割込みサ
ービスプログラムにおいてＣＰＵ２は割込み要求カウン
タの内容を読み出し、処理要求が保留されている時に再
度同一の処理要求が発生したことと、発生回数を検出す
ることができる。従って、第一の実施例と同様な効果を
得ることができる。

また、従来の優先順位指定フラグによる制御に必要な優
先順位制御部１０２のハードウェアをそのまま使用する
ことが可能なため、追加するハードウェア量は割込み要
求カウンタと、割込み要求カウンタからの上位レベル要
求信号と、優先順位指定フラグからの上位レベル要求信
号との論理和を作る為の単純なゲート回路のみでよい。

以上が本発明における第２の実施例である。

なお、本発明の詳細な説明を、処理要求の発生源を３ソ
ース、割込み要求カウンタのビット数を２ビツト、優先
順位の制御を上位レベル、下位レベルの２レベルとして
行ったが処理要求の発生源は何ソースであってもよく、
また割込み要求カウンタのビット数及び優先順位の制御
レベル数は、本実施例−１、実施例−２の数に限らない
ことは勿論である。

〔発明の効果〕

上述のように本発明のＳＭＣでは、割込み要求カウンタ
のカウント数により、自動的に対応する処理要求の優先
順位を引上げる為、頻繁に処理要求が発生するような応
用システムにおいて、従来のＳＭＣのように優先順位が
低く設定されてしまっていたため処理要求が保留され、
いつまでも割込みによる処理が実行されないといった欠
点を榊決している。

また、割込み要求カウンタにより処理要求の発生回数を
カウントすることで、複数回処理要求が発生したことと
、発生回数を検出することが可能である。

従って、従来の割込み制御システムを備えたＳＭｅのよ
うにデータの処理効率をある程度犠牲にして一回の処理
要求の発生から次の処理要求の発生までに十分余裕のあ
るシステムとしたり、全ての処理要求に対する割込み処
理起動までの最大保留時間を発生し得る全ての場合につ
いて厳密に算出したりする必要はなく、応用システム設
計の負担を軽減する。例えばソフトウェアタイマ（カウ
ンタ）をインクリメント処理を割込鳳要求カウンタ値か
ら補正して正常なカウント値を得る、と云った処理が可
能となる。

さらに、従来の優先順位制御処理のハードウェアを持つ
ＳＭＯに本発明を適用する場合には、優先順位制御のた
めのハードウェアをほとんど変更する事なく利用するこ
とが可能で必要最小限の回路を追加するだけですむため
コストパフォーマンスのよいＳＭＣを提供することがで
きる。

【図面の簡単な説明】

第１図は本発明の第１実施例におけるＳＭＯの割込み制
御システム要部を示すブロック図、第２図は第１図の実
施例におけるＩＦＲ２０１と、優先順位制御部１０２、
についての詳細のブロック図、 第３図は第２の実施例におけるＳＭ’ＣのＩＦＲ２０１
、優先順位制御部１０２、優先順位指定レジスタ２０２
についての詳細のブロック図、第４図は従来のＳＭＣに
おける割込み処理システム要部を示すブロック図である
。 第５図は第５図の割込み要求制御部１のＩＰＲ。 ２０１、及び優先順位制御部１０２の構成を示す詳細ブ
ロック図である。 １・・・・・・割込み要求制御部、２・・団・ＣＰＵ、
３・・・・・・メモリ部、４・・・・・・処理要求発生
源、５・・・・・・バス、６・−・・−ＩＮＴＲＱ、７
・旧・・ＩＮＴＡＣＫ、８．８ａ。 ８　ｂ　、　８　ｃ　・・−・処理要求、Ｊ　９　ａ、
　９　ｂ、９　ｃ・・・・・・割込み要求カウンタ、１
０ａ、１０ｂ、１０Ｃ・・・・・・カウンタ指定線、１
１．ｌｌａ、ｌｌｂ。 １１ｃ・・・・・・割込み要求フラグ、１０１，２０１
・・・・・・ＩＦＲ％１０２・・・・・・優先順位制御
部、１２０ａ。 １２０ｂ、１２０ｃ・・・・・・カウンタディクリメン
ト信号、１２１ａ、１２１ｂ、１２１ｃｍ上位レベル要
求信号線、１２２ａ、１２２ｂ、１２２ｃ・・・・・・
下位レベル要求信号線、２０２ａ、２０２ｂ。 ２０２ｃ・・・・・・優先順位指定フラグ、２０２・・
・・・・優先順位指定レジスタ。 代理人　弁理士　　内　原　　　晋

Claims (1)

1. 【特許請求の範囲】 中央処理装置とプログラム及びデータを含むメモリ部と
   割り込み制御回路とを有するシングルチップマイクロコ
   ンピュータにおいて 割り込み要求発生源からの割り込み要求信号の発生回数
   を記憶するＮビットの割り込み要求カウンタと、 前記割り込み要求カウンタの内容に基づいて割り込み要
   求の優先順位を選択的に指定する制御手段、 とを備えることを特徴とするシングルチップマイクロコ
   ンピュータ。