JPH01184830A - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JPH01184830A
JPH01184830A JP63005149A JP514988A JPH01184830A JP H01184830 A JPH01184830 A JP H01184830A JP 63005149 A JP63005149 A JP 63005149A JP 514988 A JP514988 A JP 514988A JP H01184830 A JPH01184830 A JP H01184830A
Authority
JP
Japan
Prior art keywords
etching
gas
dry etching
zns film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63005149A
Other languages
English (en)
Inventor
Masuo Tanno
丹野 益男
Kazuyuki Tomita
和之 富田
Shinichiro Toyoda
豊田 真一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63005149A priority Critical patent/JPH01184830A/ja
Publication of JPH01184830A publication Critical patent/JPH01184830A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はエレクトロルミネセンスデイスプレー等の発光
体として使用されるZnS膜のパターンを形成するドラ
イエツチング方法に関するものである。
従来の技術 近年、ドライエツチング方法は半導体デバイスの製造工
程で数多く使用されているが、エレクトロルミネセンス
デバイスの製造工程では使用されていない。
従来、エレクトロルミネセンスの製造工程ではZnS膜
のパターン形成は、硝酸とリン酸と酢酸の混合液を主体
とする湿式化学エツチングにより行なわれていた。しか
し、湿式化学エツチングではエツチングが等方的に進行
するため、マスク下部までZnS膜のエツチングが進行
し、精度の良いバターン形成は困難であった。そこで、
ドライエツチング方法の検討が行なわれている。
以下図面を参照しながら、上述した従来のドライエツチ
ング方法の一例について説明する。
第2図は従来のドライエツチング方法を実施するドライ
エツチング装置の概略図を示すものである。第2図にお
いて、1は真空容器、2は絶縁物、3は被エツチング物
載置用電極、4は被エツチング物、6はグロー放電させ
る手段としての高周波電源である。6はエツチングガス
を導入する手段(図示せず)と接続されるガス供給孔、
7は排気手段(図示せず)と接続される排気孔、8はア
ースに接続された板状電極である。
以上のように構成されたドライエツチング装置について
、以下その動作について説明する。まず、真空容器1内
を排気手段により 1 mTorr以下に排気した後、
ガス供給手段より被エツチング物に応じたエツチングガ
スを一定流量導入しながら一定圧力に保つ。その後、高
周波電源6より電力を供給し、グロー放電させプラズマ
を発生させる。そのプラズマ中のイオンやラジカルによ
り被エツチング物を除去加工する。被エツチング物がZ
nS膜の場合にはエツチングガスとしてノ・ロゲンを含
しかしながら、上記のようにエツチングガスとしてハロ
ゲンを含むガスではZnS膜の反応生成物はZnF2(
沸点=1600℃)、ZnC12(沸点=730℃)と
なり、沸点が非常に高いためエツチング速度が非常に遅
い。しかも、一般的にマスク材料として使用されるレジ
スト膜のエツチング速度が早いため、マスクとなるレジ
スト膜厚を厚くしなければならないという問題点を有し
ていた。
本発明は上記問題点に鑑み、ZnS膜のエツチング速度
を高め、対レジスト選択比を向上するドラ上記問題点を
解決するために本発明の第1の発明のドライエツチング
方法はZnS膜のエツチングガスとしてメチル基を含む
化合物を用いたものである。又、本発明の第2の発明の
ドライエツチング方法はZnS膜のエツチングガスとし
てメチル基を含む化合物と不活性ガスの混合ガスを用い
たものである。
作  用 本発明の第1の発明の作用はエツチングガスとしてメチ
ル基を含む化合物を用いることにより、反応生成物はZ
 n (CH3) 2となシ、その反応生成物の沸点は
46℃であり、蒸気圧が高いのでZnS膜のエツチング
速度は大きくなる。
本発明の第2の発明の作用はエツチングガスとしてメチ
ル基を含む化合物と不活性ガスの混合ガスを用いること
により、不活性ガスのイオンが反応生成物Zn(CH3
)2の除去を早めるため、マスク材のレジスト膜よりも
ZnS膜のエツチング速度を高め、対レジスト選択比(
ZnS膜のエツチング速度/レジスト膜のエツチング速
度)を向上することとなる。
実施例 以下本発明の一実施例のドライエツチング方法について
図面を参照しながら説明する。
本発明の第1の実施例におけるドライエツチング方法を
実施するドライエツチング装置の構成は従来例のドライ
エツチング装置である第2図と同様である。
本発明の第1の実施例においてはエツチングガスを導入
する手段と接続されるガス供給孔からCH3OHを流し
た。エツチングサンプルはガラヌ基板上にZnS膜を5
000人形成し、その上にマスク材となるレジスト膜(
ポジタイプ)を2μm塗布し、通常の露光・現像でマス
クパターンを形成した。エツチング条件は次の通シであ
る。
エツチングガス: CH3OH:40SCCM(本発明の第1の実施例)C
C14:40SCCM(従来例) CC14+o2:40SCCM+6SCCM(従来例)
CF4+02:40SCCM+5SCCM(従来例)C
CII  +CHF3:40SCCM+20SCCM(
従来例)エツチング圧力= B □ mTorr高周波
電力=350W(1、sW/d)電極間距離=75M 電極温度=60℃ 以上のようなエツチング条件によるドライエツチング方
法について、以下第1表を用いてその結果を説明する。
第1表は上記エツチング条件でエツチングガスをかえた
時のZnS膜のエツチング速度と対レジヌト選択比を示
すものである。第1表から明らかなように、エツチング
ガスとしてCH3OHを用いた場合には、ZnS膜のエ
ツチング速度及び対レジスト選択比が大きくなる。以上
のように本実施例によれば、ZnS膜のドライエツチン
グにおけるエツチングガスとしてメチル基を有する化合
物のガスとしてCH3OHを用いることにより、ZnS
膜のエツチング速度及び対レジスト選択比を向上するこ
とができる。
第   1   表 以下本発明の第2の実施例について図面を参照しながら
説明する。第1図は本発明の第2の実施例を示すドライ
エツチング方法のZnS膜のエツチング速度と対レジス
ト選択比を示す図である。ドライエツチング装置の構成
は従来例の第2図と同様である。本発明の第1の実施例
と異なるのはエツチングガスとしてCH3OKとArの
混合ガスを用いた点である。その他のエツチング条件は
本発明の第1の実施例と同様である。
第1図は上記エツチング条件でCH3OHとArの混合
比をかえた時のZnS膜のエツチング速度と対レジスト
選択比を示しである。
第1図から明らかなようにエツチングガスとしてCH3
OKとArの混合ガスを用い、Ar添加量g5vo1%
以下において、ZnS膜のエツチング速度及び対レジス
ト選択比が大きくなる。
以上のように本実施例によればZnS膜のドライエツチ
ングにおけるエツチングガスとして、メチル基を有する
化合物のガスとしてCH3OHと不活性ガスとしてAr
の混合ガスを用いることによりZnS膜のエツチング速
度及び対レジヌト選択比を向上することができる。特に
CH3OH単独ガスに比べて、CH3OHとAr の混
合ガスを用いることにより、対レジスト選択比を向上す
ることができマスク材料としてレジスト膜が使用できる
なお、第1の実施例及び第2の実施例においてエツチン
グガスであるメチル基を有する化合物はCHOHとした
が、エツチングガスはグロー放電によりメチル基を発生
させる化合物であればどのような化合物としてもよいこ
とは勿論である。
また第2の実施例において不活性ガスはArとしたが、
不活性ガスはHeとしても同様の効果が得られた。
発明の効果 以上述べたように、本発明の第1の発明によれば、Zn
S膜のドライエツチングにおいて、エツチングガスとし
て、メチル基を有する化合物を用いることにより、Zn
S膜のエツチング速度及び対レジスト選択比を向上する
ことができ、エレクトロルミネセンスデイスプレー製造
工程への応用展開を含め、その効果は大なるものである
まだ、本発明の第2の発明によれば、ZnS膜のドライ
エツチングにおいてエツチングガスとして、メチル基を
有する化合物と不活性ガスの混合ガスを用いることによ
り、メチル基を有する化合物単独の場合に比べて、さら
にZnS膜のエツチング速度及び対レジスト選択比を向
上でき、マスク材料として十分に安価で最も容易なレジ
スト膜を使用することができる。
【図面の簡単な説明】
第1図は本発明の第2の実施例におけるドライエツチン
グ方法のエツチング特性を示す図、第2図は従来及び本
発明で使用したドライエツチング装置の構成図である。 1・・・・・・真空容器、3・・・・・・電極、4・・
・・・・被エツチング物、6・・・・・・高周波電源、
6・・・・・・ガス供給孔、8・・・・・・板状電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1

Claims (6)

    【特許請求の範囲】
  1. (1)ZnS膜をメチル基を有する化合物のガスを放電
    させ、発生したイオンやラジカルにより加工することを
    特徴とするドライエッチング方法。
  2. (2)メチル基を有する化合物がCH_3OHであるこ
    とを特徴とする特許請求の範囲第1項記載のドライエッ
    チング方法。
  3. (3)ZnS膜をメチル基を有する化合物のガスと不活
    性ガスの混合ガスを放電させ、発生したイオンやラジカ
    ルにより加工することを特徴とするドライエッチング方
    法。
  4. (4)メチル基を有する化合物がCH_3OHであり、
    不活性ガスがArであることを特徴とする特許請求の範
    囲第3記載のドライエッチング方法。
  5. (5)メチル基を有する化合物に95vol%以下の不
    活性ガスを混合したガスを用いたことを特徴とする特許
    請求の範囲第3項又は第4項のドライエッチング方法。
  6. (6)不活性ガスがArであることを特徴とする特許請
    求の範囲第5項記載のドライエッチング方法。
JP63005149A 1988-01-13 1988-01-13 ドライエッチング方法 Pending JPH01184830A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63005149A JPH01184830A (ja) 1988-01-13 1988-01-13 ドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63005149A JPH01184830A (ja) 1988-01-13 1988-01-13 ドライエッチング方法

Publications (1)

Publication Number Publication Date
JPH01184830A true JPH01184830A (ja) 1989-07-24

Family

ID=11603227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63005149A Pending JPH01184830A (ja) 1988-01-13 1988-01-13 ドライエッチング方法

Country Status (1)

Country Link
JP (1) JPH01184830A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5017511A (en) * 1989-07-10 1991-05-21 Texas Instruments Incorporated Method for dry etching vias in integrated circuit layers
US5157000A (en) * 1989-07-10 1992-10-20 Texas Instruments Incorporated Method for dry etching openings in integrated circuit layers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5017511A (en) * 1989-07-10 1991-05-21 Texas Instruments Incorporated Method for dry etching vias in integrated circuit layers
US5157000A (en) * 1989-07-10 1992-10-20 Texas Instruments Incorporated Method for dry etching openings in integrated circuit layers

Similar Documents

Publication Publication Date Title
JP2890432B2 (ja) 有機物の灰化方法
US4174251A (en) Method of selective gas etching on a silicon nitride layer
JPS59163826A (ja) ドライエツチング方法
US5171401A (en) Plasma etching indium tin oxide
JP3275043B2 (ja) エッチングの後処理方法
WO1990005994A1 (fr) Procede de gravure par la voie seche
JPH0527245B2 (ja)
US5503964A (en) Resist removing method
JPS60115232A (ja) ドライエッチング用ガス
JPH01184830A (ja) ドライエッチング方法
US5230771A (en) Plasma etching indium tin oxide using a deposited silicon nitride mask
JPS5587438A (en) Manufacture of semiconductor device
JPH02156529A (ja) 半導体ウェーハの酸化物層傾斜エッチング方法
JPS5515290A (en) Manufacturing method of semiconductor device
JP3124599B2 (ja) エッチング方法
JPS58150429A (ja) ドライエツチング方法
JPS60246636A (ja) 半導体装置の製造方法
JPH01112733A (ja) レジストのアッシング方法
JPH05217965A (ja) 半導体装置の製造方法
JP2602285B2 (ja) 半導体装置の製造方法
JPS5887276A (ja) ドライエツチング後処理方法
JPH0247101B2 (ja)
JPS6019139B2 (ja) エツチング方法およびプラズマエツチング用混合物ガス
JPS5855568A (ja) 反応性イオンエツチング方法
JPH023922A (ja) ドライエッチング方法