JPH0247101B2 - - Google Patents

Info

Publication number
JPH0247101B2
JPH0247101B2 JP55008064A JP806480A JPH0247101B2 JP H0247101 B2 JPH0247101 B2 JP H0247101B2 JP 55008064 A JP55008064 A JP 55008064A JP 806480 A JP806480 A JP 806480A JP H0247101 B2 JPH0247101 B2 JP H0247101B2
Authority
JP
Japan
Prior art keywords
etching
nitride film
gas
butyl acetate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP55008064A
Other languages
English (en)
Other versions
JPS56111229A (en
Inventor
Hirotsugu Harada
Masahiro Yoneda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHO ERU ESU AI GIJUTSU KENKYU KUMIAI
Original Assignee
CHO ERU ESU AI GIJUTSU KENKYU KUMIAI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHO ERU ESU AI GIJUTSU KENKYU KUMIAI filed Critical CHO ERU ESU AI GIJUTSU KENKYU KUMIAI
Priority to JP806480A priority Critical patent/JPS56111229A/ja
Publication of JPS56111229A publication Critical patent/JPS56111229A/ja
Publication of JPH0247101B2 publication Critical patent/JPH0247101B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/20Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means

Landscapes

  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 この発明は絶縁膜、例えば半導体基板上に形成
された酸化膜、窒化膜などの絶縁膜のドライエツ
チング方法に関するものである。
半導体装置の製造に際しては、半導体基板上に
酸化膜、窒化膜などの絶縁膜を形成したのち、こ
の絶縁膜を選択的にエツチングして所望のパター
ンに整形する工程が含まれている。そしてこの絶
縁膜のエツチング方法としては、ウエツト(湿
式)法とドライ(乾式)法とがあるが、微細パタ
ーンの形式にはドライエツチング方法が適してお
り、一般に広く採用されつゝある。
発明者らは半導体装置に用いられる絶縁膜のプ
ラズマエツチング特性を調べている過程で次のよ
うな現象を見出した。
すなわち、半導体基板上に形成した窒化膜は、
CF4を主成分とするエツチングガスを用いてプラ
ズマエツチングし得る。このとき、半導体基板の
中心部と周辺部とにおけるエツチング速度の分布
を調べたところ、基板上に形成した直後の窒化膜
は添付図中イで示すように、基板全面に亘つて一
様な分布を示したが、窒化膜を形成したのち、半
導体基板を100〜5000rpmの速度で回転させ乍ら、
この窒化膜上に酢酸ブチルを吹付け、これを乾燥
させた状態での窒化膜の場合には、同図ロで示す
ように、中心部と周辺部とにおけるエツチング速
度の分布は一様でなく、前記イのときに比較し
て、中心部で約5倍、周辺部で約3倍速くなるこ
とが判明した。このような増速エツチングの詳し
いメカニズムについては、いまだ明らかになつて
いないが、少なくとも窒化膜上に残留する酢酸ブ
チルによつて、エツチング速度が増速されること
は、前記事実からも明らかである。そして中心部
と周辺部とのエツチング速度の違いは、窒化膜上
での酢酸ブチルの残留量が回転時の遠心力で不均
一になつているものと考えられ、このエツチング
速度の不均一は、他面からみたとき、均一な半導
体装置を得る上で好ましくないことである。
この発明は前記現象を利用して、酸化膜、窒化
膜などの絶縁膜のエツチング速度を増速して、エ
ツチング作業時間を短縮すると共に、併せて中心
部と周辺部とのエツチング速度の不均一性を改善
しようとするものである。
以下、この発明に係るドライエツチング方法の
一実施例を説明する。
この実施例方法は、あらかじめ酢酸ブチルの蒸
気をエツチングガス、この場合は主成分ガスとし
てCF4ガスを用いたエツチングガスに混入させて
おき、このエツチングガスを用いて窒化膜をプラ
ズマエツチングするものである。具体的には、ア
ノードカツプリングタイプ平行平板型リアクター
を用い、エツチングガスを主成分ガスとしてCF4
ガスを用い、5%の酸素(O2)ガスと25%の酢
酸ブチルの蒸気を混入したものとし、エツチング
時のウエハステージ温度を120℃、エツチング圧
力を0.6mTorr、印加RF電力を1.5W/cm2の条件
で窒化膜をプラズマエツチングし、このときの窒
化膜の中心部と周辺部とのエツチング速度の分布
を調べたところ、図中ハにみられるようにエツチ
ング速度の増速と、そのエツチング速度の均一な
分布が得られた。
なお、各パラメータには、エツチング装置とし
て決まる値と、被エツチング膜である窒化膜
(Si3N4)の膜質によつて決まる値との最適値が
あり、一義的に決まるものではないが、上記した
具体的例の他の図中ハで示したと同様な傾向が次
の条件範囲で可能であつた。
エツチングガス:CF4+O2+酢酸ブチル
(酢酸ブチルは数〜70%) エツチング温度:5〜130℃ エツチング圧力:0.05〜0.6mTorr 印加RF電力密度:0.1〜3W/cm2 また、他の実施例としては、前記酢酸ブチルの
代わりに、酢酸ブチルと同様に−OH基の結合が
弱く、プラズマ中でこの−OH基が取れやすいイ
ソプロピルアルコール、エチルアルコールについ
ても調べてみたが、この場合にも前例と同様の結
果、つまり図中ハに示した傾向と同様な傾向が得
られることを確認した。
更にまた、前記実施例ではプラズマエツチング
について説明したが、反応性イオンエツチングに
ついても適用できることは勿論であり、また半導
体装置の場合に限らず、広く絶縁膜をドライエツ
チングする場合のすべての適用可能である。
この発明は、以上に述べたように、酸化膜、窒
化膜などの絶縁膜に対するエツチングにおいて、
そのエツチング速度の増速により作業時間の短縮
を図ることができ、かつ絶縁膜の中心部と周辺部
とのエツチング速度の不均一を改められて均一な
膜厚の絶縁膜が得られるという効果を有するもの
である。
【図面の簡単な説明】
図面は従来例とこの発明の一実施例によるドラ
イエツチング方法のエツチング特性を示す図であ
る。 イ……従来例のエツチング特性、ハ……この発
明の一実施例のエツチング特性。

Claims (1)

    【特許請求の範囲】
  1. 1 酸化膜、窒化膜などの絶縁膜を、プラズマエ
    ツチングあるいは反応性イオンエツチングなどの
    ドライエツチングによりエツチングする場合、
    CF4ガスを主成分ガスとして酢酸ブチル、イソプ
    ロピルアルコールあるいはエチルアルコールの少
    ななくとも1つを混入したエツチングガスを用い
    てエツチングしたことを特徴とする絶縁膜のドラ
    イエツチング方法。
JP806480A 1980-01-25 1980-01-25 Dry etching method of insulation film Granted JPS56111229A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP806480A JPS56111229A (en) 1980-01-25 1980-01-25 Dry etching method of insulation film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP806480A JPS56111229A (en) 1980-01-25 1980-01-25 Dry etching method of insulation film

Publications (2)

Publication Number Publication Date
JPS56111229A JPS56111229A (en) 1981-09-02
JPH0247101B2 true JPH0247101B2 (ja) 1990-10-18

Family

ID=11682909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP806480A Granted JPS56111229A (en) 1980-01-25 1980-01-25 Dry etching method of insulation film

Country Status (1)

Country Link
JP (1) JPS56111229A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61232618A (ja) * 1985-04-09 1986-10-16 Nec Corp 反応性エツチングによるパタ−ン形成方法
JPH02147254A (ja) * 1988-11-29 1990-06-06 Matsushita Electric Ind Co Ltd サーマルヘッドの製造方法
US5756402A (en) * 1992-12-28 1998-05-26 Kabushiki Kaisha Toshiba Method of etching silicon nitride film

Also Published As

Publication number Publication date
JPS56111229A (en) 1981-09-02

Similar Documents

Publication Publication Date Title
US5160407A (en) Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer
US4676868A (en) Method for planarizing semiconductor substrates
US4613400A (en) In-situ photoresist capping process for plasma etching
US5201993A (en) Anisotropic etch method
JPS60105235A (ja) アルミニウムおよびアルミニウム合金の反応性イオンエッチング法
TW380284B (en) Method for improving etching uniformity during a wet etching process
US4174251A (en) Method of selective gas etching on a silicon nitride layer
JPS6352118B2 (ja)
JPS627268B2 (ja)
JP2913936B2 (ja) 半導体装置の製造方法
JPS5937572B2 (ja) アルミニウム物品のプラズマ食刻法
JPH0648680B2 (ja) 窒化物絶縁層を選択的にドライ・エッチングする気体混合物及び方法
JPH0247101B2 (ja)
US5756401A (en) Process for the etching of polycide film
KR100780686B1 (ko) 반도체소자의 제조방법
JPS59222933A (ja) エツチング方法
KR100230430B1 (ko) 가스 혼합물 및 이를 이용한 전극층 식각 방법
JP2894304B2 (ja) 半導体装置の製造方法
CA1281307C (en) Method of plasma etching a substrate with a gaseous organohalide compound
JPS584930A (ja) ホトレジスト剥離方法
JPH0770514B2 (ja) ドライエツチング方法
JPH0661190A (ja) ドライエッチング方法
JPS6373524A (ja) プラズマ処理方法
JPS5511167A (en) Dry etching method
JP4837211B2 (ja) フッ化水素酸を含むエッチング溶液