JPH01185039A - 状態遷移回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 複数の受信データ中の同期検出パターンビットを新に受
信処理した時点で同期状態情報のビット状態を遷移させ
る状態遷移回路に関し、集積回路化が容易に実現出来る
ように簡易化された状態遷移回路を提供することを目的
とし、受信データ中に含まれる同期検出パターンビット
を同期状態を示す同期状態情報と共にＮ個のレジスタに
それぞれ格納するデータ格納手段と、データ格納手段に
格納する同期検出パターンビットと新に受信処理した時
の同期検出ビットに応じて同期状態情報の状態を遷移さ
せて当該レジスタへ送出する状態遷移処理手段と、デー
タ格納手段に格納する同期状態情報の状態を新に受信処
理した同期検出ビットに応じて更新するために読出すア
ドレスを発生する更新用読出しアドレス発生手段と、同
期状態情報のビット状態をデータ格納手段内全レジスタ
とも同一状態に遷移させる時に更新用読出しアドレス発
生手段が発生する更新用読出しアドレスの発生を止め、
固定化するための制御項 両信号を送出する切替手段とを備え構成する。

〔産業上の利用分野〕 本発明は、複数の受信データ中の同期検出パターンビッ
トを新に受信処理した時点で同期状態情報のビット状態
を遷移させる状態遷移回路に関する。

例えば、時分割多重化においては、多重化すべき各チャ
ネルの信号（例えば、複数の加入者からのデータ等）を
順番に同期的に配置し、各周期毎に特定のパターンを有
する同期検出パルスを付加挿入して同期を取る場合があ
る。

このようなデータの受信側ではフレーム毎のパルス列を
チエツクし、同期検出パルスを検出して各チャネルのタ
イムスロット位置を識別して同期処理を行っている。

特に、最近開発され実用化されつつある総合サービスデ
ィジタル網（以下ｌ５ＤＮと称する）では、加入者のデ
ータを直接処理する加入者データモードの場合、各フレ
ーム内チャネル毎の同期検出パルスパターン状態により
同期処理を行う場合と、例えば遠隔地の加入者とのデー
タをリモート機器を介して処理（加入者コントロールモ
ード）する場合、各フレーム毎の全チャネルの同期検出
パルスを同じ状態にて伝送する場合とがある。

かかる処理を同時に行う回路を集積回路化するためには
、より簡易化して使用するゲート数を少なくして実現す
ることが要求される。

〔従来の技術〕

第４図は従来例を説明するブロック図、第５図はデータ
の構成状況を説明する図、第６図は同期遷移状態を説明
する図をそれぞれ示す。

第４図に示すブロック図は、伝送するデータのフレーム
同期処理のために、フレーム同期検出ビットの受信処理
を複数フレーム毎（例えば、３フレーム毎）に行う状態
遷移回路のブロック図を示し、その構成は、 複数フレーム分の同期検出ビット及び複数フレーム毎の
同期状態ビットからなるｍビットを格納するＮ個のレジ
スタＲｅｇ　、　１〜Ｒｅｇ、ｎからなるレジスタ部１
０と、 各レジスタＲｅｇ、１〜Ｒｅｇ、ｎから読出したデータ
ビットと、新に受信処理するデータビット■とに応じて
同期状態ビットを遷移させて当該レジスタＲｅｇ、１　
”Ｒｅｇ、ｎへ送出する状態遷移ドライバ回路２０と、 各レジスタＲｅｇ、１〜Ｒｅｇ、ｎに格納しているデー
タビットを読出すためのアドレス■を発生する更新用読
出しカウンタ回路３０と、 状態遷移ドライバ回路２０にて状態遷移したデータビッ
トを当該の各レジスタＲｅｇ、１　”Ｒｅｇ、ｎに書込
むためのアドレス■を発生する更新用書込みカウンタ回
路４０と、 各レジスタＲｅｇ、１〜Ｒｅｇ、ｎに格納しているデー
タビットを図示省略した例えばデータ受信処理回路へ送
出するために読出すためのアドレス■を発生する送出用
読出しカウンタ回路５０と、更新読出しアドレス■、更
新書込みアドレス■。

送出用読出しアドレス■のうち１つを選択して各レジス
タＲｅｇ、１〜Ｒｅｇ、ｎに送出するセレクタ回路６０
と、 同期状態ビットをサイクリックに遷移させて発生する共
通カウンタ回路７０と、 切換制御部９０の切換え指示に伴う切換制御信号■に基
づき各レジスタＲｅｇ、１〜Ｒｅｇ、ｎから送出される
データビットから共通カウンタ回路７０から発生する同
期状態ビットの選択に切換えるセレクタ回路８０と、 セレクタ回路６０及びセレクタ回路８０の複数ある入力
端子のいずれを選択するかの制御信号■、■を発生する
切換制御部９０とを具備している。

尚、上述の切換制御部９０の切換えモードとしては、例
えばｌ５ＤＮにおける加入者データモードと加入者コン
トロールサービスモードとする。

本例で取り扱うデータは第５図に示すようにフレーム当
たり６０加入者の音声及びデータを処理する場合とし、
各加入者（以下ＣＨで表示する）別のデータ構成は第５
図（３）に示す通りである。

即ち、８ピントの情報（データ）と、８ビツトの状態／
制御情報から構成される。尚、状Ｓ／制御情報中の１ビ
ット（通常最終ビット）にデータの同期を取るための同
期検出ビット（Ｆビット）が割り当てられる。

各レジスタＲｅｇ、１〜Ｒｅｇ、ｎに格納するデータは
、複数フレーム分の同期検出ビットと、同期検出ビット
によりデータの同期状態を表示する状態ビットとが格納
される。

従って、本例の各レジスタＲｅｇ、１〜Ｒｅｇ、ｎはＮ
個の同期状態をそれぞれ独立に格納（ｍビット分の容量
を有する）することが可能である。尚、第５図に示す例
では、Ｎ−６０，ｍ＝４の３フレームマルチの場合であ
る。

上述のように、各レジスタＲｅｇ、　１〜Ｒｅｇ、ｎに
格納するデータの内容は、それぞれ独立した状態を示し
ており、これら各レジスタＲｅｇ、１〜Ｒｅｇ、ｎに格
納しているデータ状態を更新する場合は、各レジスタＲ
ｅｇ、１〜Ｒｅｇ、ｎに格納しているデータを読出し、
新に受信した新規データを加えた時の同期状態に遷移し
て当該レジスタＲｅｇ、ｌ　”Ｒｅｇ、ｎに書込む。

即ち、同期状態は例えば第６図に示す状態ビットにて表
示する。尚、第６図に示す例は前方２段。

後方２段の保護を取った場合の例であり、スタート時点
では全レジスタＲｅｇ、１〜Ｒｅｇ、ｎが“Ｏ”にリセ
ットされる。

“０”にリセットされた時の状態を“００″で示す。こ
の状態で同期検出ビットを例えば１１０′″（これは、
３フレームマルチの場合の同ｘ、１１６１立状態を示す
パターン）で検出すると、状ｓ３移ドライバ回路２０は
“０１”へ状態を遷移し、当該レジスタＲｅｇ、１　＝
Ｒｅｇ、ｎに格納する。

次に、当該レジスタＲｅｇ、１〜Ｒｅｇ、ｎを更新用読
出しカウンタ回路３０により続出した時に２フレ一ム分
の同期検出ビットが“１１”で、３フレーム目の同期検
出ビットが５０”で受信された場合は、状態遷移ドライ
バ回路２０は“０１”から“１１”へ状態を遷移し、当
該レジスタＲｅｇ、１〜Ｒｅｇ、ｎに格納する。

そして、次の時点における同期検出ビットのパターンが
同じく“１１０　”であれば、状態遷移ドライバ回路２
０は“１１”を繰り返す。

尚、太い線で示す方向が同ｐＪ１１ｉ！立状態、細線で
示す方向が同期外れ方向状態を示す。即ち、”１１”の
状態が崩れると“１０”の状態へ遷移し、次が再び“１
１″の状態であれば“１０”から“ｌｌ”の状態へ遷移
する。

又、更新用にレジスタＲｅｇ、１〜Ｒｅｇ、ｎの内容を
読出すための更新用読出しカウンタ回路３０の出力■、
状態遷移したものを書込むための更新用書込みカウンタ
回路４０の出力■、及び図示省略しているデータ受信処
理回路へレジスタＲｅｇ、１〜Ｒｅｇ、ｎの内容を送出
するための送出用読出しカウンタ回路５０の出力■は、
切換制御部９０からの切換制御信号■により、セレクタ
回路６０がその時の処理に応じて選択してレジスタＲｅ
ｇ、１〜Ｒｅｇ、ｎに対するアドレスとして送出する。

以上のモードはｌ５ＤＮにおける加入者データモードに
相当し、次に加入者コントロールサービスモードに切換
えられると、制御方式上各フレーム内ＣＨの状態が全て
同一状態で送出することが要求される。

そのためには、切換制御部９０からの切換制御信号■に
よりセレクタ回路８０を切換え、共通カウンタ回路７０
から出力される同期状態情報■を選択し出力する。

即ち、共通カウンタ回路７０は第６図に示す００”→“
０１″→“１１″→“１０”→“００”を各フレーム毎
に順次繰り返し出力する。尚、第６図に示す“００”、
“０１”の同期状態情報■は非同期状態を示し、“１１
”、“１０”の同期状態情報■は同期状態を示す。

〔発明が解決しようとする問題点〕

上述の状態遷移回路で各レジスタＲｅＨ，１〜ｆｌｅｇ
。

ｎが共通の状態に遷移を行うためには、第４図で示すよ
うに共通カウンタ回路７０と、各レジスタＲｅｇ、１〜
Ｒｅｇ、ｎから読出した状態■及び共通カウンタ回路７
０からの出力■を選択するセレクタ回路８０を余分に備
える必要があり、これらを集積回路化する場合にはその
分ＩＣセル数が増加することになる。

本発明は、集積回路化が容易に実現出来るように簡易化
された状態遷移回路を提供することを目的とする。

〔問題点を解決するための手段〕

第１図は本発明の詳細な説明するブロック図を示す。

第１図に示す本発明の原理ブロック図中の１０ａは受信
データ中に含まれる同期検出パターンビットを同期状態
を示す同期状態情報と共にＮ個のレジスタにそれぞれ格
納するデータ格納手段であり、２０ａはデータ格納手段
１０ａに格納する同期検出パターンビットと新に受信処
理した時の同期検出ビットに応じて同期状態情報の状態
を遷移させて当該レジスタへ送出する状態遷移処理手段
であり、３０ａはデータ格納手段１０ａに格納する同期
状態情報の状態を新に受信処理した同期検出ビットに応
じて更新するために読出すアドレスを発生する更新用読
出しアドレス発生手段であり、１００は同期状態情報の
ビット状態をデータ格納手段１０ａ内全レジスタとも同
一状態に遷移させる時に更新用読出しアドレス発生手段
３０ａが発生すかかる手段を備えることにより本問題点
を解決するための手段とする。

〔作　用〕

墳 切替手段１００からの制御信号［相］がオフの時はデー
タ格納手段１０ａ内Ｎ個のレジスタへ独立した状態で格
納するデータを送出用読出しアドレス■によりそれぞれ
読出し送出する。

埃 一方、切替手段１００からの制御信号０がオンになると
、更新用読出しアドレス発生手段３０ａの動作が止めら
れＮ個のレジスタの例えば最終段の状態に固定化され、
これを次の状態に状態遷移処理手段２０ａを介して遷移
させたデータを各レジスタへ更新用書込みアドレス■に
より順次書込む。

そして、最終段のレジスタへ書込み終了時点で送出用読
出しアドレス■に同一状態に遷移された内容を送出する
ように構成し、Ｎ個のレジスタの独立した内容とＮ個の
レジスタに共通した内容をより簡易化された回路で送出
することが可能となる。

〔実施例〕

以下本発明の要旨を第２図、第３図に示す実施例により
具体的に説明する。

第２図は本発明の詳細な説明するブロック図、第３図は
本発明の実施例におけるレジスタの構成を説明する図を
それぞれ示す。尚、全図を通じて同一符号は同一対象物
を示す。

第２図に示す本実施例のブロック図は、第１図で説明し
たデータ格納手段１０ａとして、第４図で説明したのと
同様な構成を有し、しかも各レジスタＲｅｇ、１〜Ｒｃ
４．ｎの状態を共通状態へ遷移する場合は最終段のＲｅ
ｇ、ｎの状態のみを状態遷移ドライバ回路２０へかける
ように構成されたレジスタ部ＩＯ１ 状態遷移処理手段２０ａとして、第４図で説明したのと
同様な状態遷移ドライバ回路２０、更新用読出しアドレ
ス発生手段３０ａとして、第４図で説明した内容に、入
力する制御信号０がオンになるとその出力を止め固定化
するように構成指示により更新用読出しカウンタ回路３
０ｂに対する制御信号［相］とセレクタ回路６０の切換
制御信号■を発生する切換制御信号発生部１００ａで構
成した例である。

尚、本実施例は上記機能ブロックの他に第４図で説明し
た更新用書込みカウンタ回ＦＩ！Ｉｒ４０．送出用読出
しカウンタ回路５０．セレクタ回路６０を具備している
。

次に、本実施例の場合もＮ個のそれぞれ独立した状態の
同期検出ビットパターン（例えば、Ｎ加入者から伝送さ
れる各データ中に含まれる同期検出用Ｆビット）がある
場合であり、これらのＦビットはレジスタ部１０を構成
する各レジスタＲｅｇ、１〜Ｒｅｇ、　ｎに第３図に示
すように格納される。

即ち、第３図の例は３フレームマルチで同期を検出する
場合であり、前の２ビツトが第６図に示すような状態ビ
ットを格納し、後の２ビツトが２フレ一ム分の同期検出
ビットを格納する。

尚、本実施例の場合も加入者数Ｎ＝６０．各レジスタの
容ＦＪｍ＝４ビットとした場合である。又、同期検出ビ
ットパターンが“１１０　”の場合が同期状態を意味し
、他の場合が非同期状態を意味するとする。

次に、第４図で説明した処理と同様に各レジスタＲｅｇ
、１　＝Ｒｅｇ、ｎに更新データ（同期検出ビット及び
状態ビット）を書込む場合は以下のように処理する。

即ち、各レジス゛りＲｅｇ、１〜Ｒｅｇ、ｎ中の当該レ
ジスタＲｅｇ、　ｉに既に格納している、２フレ一ム分
の同期検出ビット（例えば、“ｌビとする）を、前の同
期状態情報を示す状態ビットと共に更新用読出しカウン
タ回路３０ｂから発生するアドレス■により読出す。

この当該レジスタＲｅｇ、　ｉから読出した２フレ一ム
分の同期検出ビットに対して、状態遷移ドライバ回路２
０に入力する３チヤネル目の同期検出ビットが、例えば
、“０”ビットであれば状態ビットを“１１“として、
更新用書込みカウンタ回路４０から出力するアドレス■
に基づき当該レジスタＲｅｇ。

ｉへ書込む。

以上の処理を各ＣＨＩ〜ＣＨ６０に対応した分の各レジ
スタＲｅｇ、１〜Ｒｅｇ、ｎに対して順次実施して行き
、この時の状態ビット及び同期検出ビットを図示省略し
た例えばデータ受信処理回路に送出する場合は、送出用
読出しカウンタ回路５０のアドレス■にて各レジスタＲ
ｅｇ、　１〜Ｒｅｇ、ｎの内容を読出し送出する。

尚、上述の各アドレス■〜■の選択は第４図で説明した
ように、切換制御信号発生部１００ａから発生する切換
制御信号■によりセレクタ回路６０を制御し行われる。

次に、各レジスタＲｅｇ、１〜Ｒｅｇ、ｎの状態を共通
した状態に遷移される場合には、最終段（例えば、６０
ＣＨ目）に相当するＲｅｇ、ｎの内容を更新用読出しカ
ウンタ回路３０ｂから発生するアドレス■の位置で更新
用読出しカウンタ回路３０ｂの動作を固定する。

そして、レジスタＲｅｇ、ｎに格納しているデータを状
態遷移ドライバ回路２０で遷移し、この状態ビットを更
新用書込みカウンタ回路４０から発生するアドレス■に
より各レジスタＲｅｇ、１　＝Ｒｅｇ、　（ｎ　−１）
へ順次同一状態で書込む。

尚、更新用読出しカウンタ回路３０ｂの動作を固定化す
る制御信号［相］は、切換制御信号発生部１００ａから
Ｒｅｇ、ｎのタイミングに同期するように周期的に送出
される。

上述のように各レジスタＲｅｇ、１〜Ｒｅｇ、ｎへ書込
まれた同一の状態ビットは、送出用読出しカウンタ回路
５０のアドレス■にて図示省略した例えばデータ受信処
理回路に送出する。

このように処理することにより、第４図で説明した共通
カウンタ回路７０及びセレクタ回路８０を削除すること
が可能となる。

〔発明の効果〕

以上のような本発明によれば、より簡易化された状態遷
移回路を実現することが出来る。

【図面の簡単な説明】

第１図は本発明の詳細な説明するブロック図、第２図は
本発明の詳細な説明するブロック図、第３図は本発明の
実施例におけるレジスタの構成を説明する図、 第４図は従来例を説明するブロック図、第５図はデータ
の構成状況を説明する図、第６図は同期遷移状態を説明
する図、 をそれぞれ示す。 図において、 １０はレジスタ部、　　ｌｏａはデータ格納手段、２０
は状態遷移ドライバ回路、 ２０ａは状態遷移処理手段、 ３０．３０ｂは更新用読出しカウンタ回路、３０ａは更
新用読出しアドレス発生手段、４０は更新用書込みカウ
ンタ回路、 ５０は送出用読出しカウンタ回路、 ６０．８０はセレクタ回路、７０は共通カウンタ回路、
９０は切換制御部、　　　１００は切換手段、１００ａ
は切換制御信号発生部、 をそれぞれ示す。 本発明の詳細な説明するブロック凹 第１図 本発明の実施例におけるレジスタの構成を説明する図第
３図 本発明の詳細な説明するブロック図 第２図 第５図

Claims (1)

1. 【特許請求の範囲】 受信データ中に含まれる同期検出パターンビットを同期
   状態を示す同期状態情報と共にＮ個のレジスタにそれぞ
   れ格納するデータ格納手段（１０ａ）と、 前記データ格納手段（１０ａ）に格納する前記同期検出
   パターンビットと新に受信処理した時の同期検出ビット
   に応じて前記同期状態情報の状態を遷移させて当該レジ
   スタへ送出する状態遷移処理手段（２０ａ）と、 前記データ格納手段（１０ａ）に格納する前記同期状態
   情報の状態を新に受信処理した同期検出ビットに応じて
   更新するために読出すアドレス（［１］）を発生する更
   新用読出しアドレス発生手段（３０ａ）と、 前記同期状態情報のビット状態を前記データ格納手段（
   １０ａ）内全レジスタとも同一状態に遷移させる時に前
   記更新用読出しアドレス発生手段（３０ａ）が発生する
   更新用読出しアドレス（［１］）の発生を止め、固定化
   するための制御信号（［１０］）を送出する切換手段（
   １００）とを備え、 前記更新用読出しアドレス発生手段（３０ａ）から更新
   用読出しアドレス（［１］）が発生している時は前記デ
   ータ格納手段（１０ａ）に格納する同期検出のビット状
   態をそれぞれ独立に遷移し、 前記切換手段（１００）にて、前記更新用読出しアドレ
   ス発生手段（３０ａ）からの更新用読出しアドレス（［
   １］）の発生が止められ固定化された場合は、前記デー
   タ格納手段（１０ａ）に格納する同期状態情報のビット
   状態は、全て固定化された時の更新用読出しアドレス（
   ［１］）で読出されたビット状態に遷移し、書込まれる
   ことを特徴とする状態遷移回路。