JPH0118564B2 - - Google Patents
Info
- Publication number
- JPH0118564B2 JPH0118564B2 JP58202986A JP20298683A JPH0118564B2 JP H0118564 B2 JPH0118564 B2 JP H0118564B2 JP 58202986 A JP58202986 A JP 58202986A JP 20298683 A JP20298683 A JP 20298683A JP H0118564 B2 JPH0118564 B2 JP H0118564B2
- Authority
- JP
- Japan
- Prior art keywords
- lead oxide
- manufacturing
- multilayer ceramic
- silver
- laminate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Ceramic Capacitors (AREA)
Description
産業上の利用分野
本発明は各種電子機器に用いられる積層セラミ
ツクコンデンサの製造方法に関するものである。
従来例の構成とその問題点
従来より小型大容量化を目的としてセラミツク
薄膜誘電体の並列配線構造を有する積層セラミツ
クコンデンサが知られており、その製造方法は一
般的には次の通りである。まず、チタン酸バリウ
ム、チタン酸カルシウム、チタン酸マグネシウム
等の酸化物に数種の添加物を加えて混合した後、
有機バインダを加えて粘性の高いスラリーとし、
これをドクターブレード法、パイプドクターブレ
ード法等の一般的なシート成形法により、30〜
100μｍのシートを作製する。この後、シート上
にパラジウムまたは白金とパラジウムの合金粉末
を有機バインダ中に分散させたペーストをスクリ
ーン印刷する。これをくり返しながら２〜40層の
積層体を作製する。この積層体を適当な大きさに
切断し、電気炉にて1200〜1400℃で焼成すると焼
結体のチツプが得られる。このチツプの端面に端
子電極として銀とパラジウムの合金または銀の粉
末よりなるペーストを付着し、700〜900℃で焼付
けることにより、積層セラミツクコンデンサが得
られる。
このような積層セラミツクコンデンサはプリン
ト配線基板に直に半田付けされて用いられること
がほとんどである。そして、プリント配線基板は
エポキシ樹脂、フエノール樹脂等からなり、使用
中にたわみを生じることが起りがちであるため、
半田付けされた積層セラミツクコンデンサの端子
電極には1.0Kg以上の引張り応力が作用すること
がしばしばあり、この応力に耐えきれず端子電極
が外れたり、素子自身にクラツクを生じ、特性上
に支障をきたすという問題点があつた。
発明の目的
本発明は上記のような事実に鑑み、実験を重ね
た結果、端子電極の接着強度及び素子自身の強度
の改善を同時に図り得た積層セラミツクコンデン
サの製造方法を提供しようとするものである。
発明の構成
この目的を達成するために本発明の積層セラミ
ツクコンデンサの製造方法は、ジルコニア及び酸
化鉛の混合粉末中にセラミツク誘電体層及び金属
電極層が交互に積層されてなる積層体を埋込んで
熱処理することにより、酸化鉛成分を積層体内部
に拡散させたことを特徴とするものであり、酸化
鉛成分が熱処理によりセラミツク内部に拡散され
ているため、内部の気孔や欠陥部が酸化鉛により
強化され素子強度が向上すると考えられるもので
ある。また、端子電極に使用する銀ペースト中に
はガラスフリツトを含有させることは周知である
が、酸化鉛が素体に拡散されている本発明の方法
に基づく素子と銀ペーストとは親和性が良いた
め、端子電極の接着強度が高くなると考えられる
ものである。
実施例の説明
以下、実施例に基づき本発明の積層セラミツク
コンデンサの製造方法を詳細に説明する。
まず、チタン酸バリウム（BaTiO3）100重量
部に対し、チタン酸カルシウム（CaTiO3）、酸
化ニオブ（Nb2O5）を共に３重量部、さらに二酸
化マンガン（MnO2）を0.2重量部添加して十分に
混合する。この後に有機バインダにてスラリー化
し、ブレード工法にて80μｍの厚みのシートを作
製する。このシートにパラジウムペーストをスク
リーン印刷し、その上にシートを重ねてくり返し
積層する。この積層体を切断し、1300〜1350℃に
て焼成した。この焼結体チツプの形状は1.5mm
（幅）×3.0mm（長さ）×0.55mm（厚さ）である。こ
のような焼結体チツプをジルコニア100重量部に
対して、酸化鉛（PbO）を0.5〜２重量部添加し
た混合粉末中に埋込んだ後、800〜850℃で熱処理
した。このようにして得られたチツプの端子に銀
電極を設けた。ここで、銀電極としては銀電極用
銀ペースト中に酸化鉛を主成分とするガラスフリ
ツトを２〜３重量％含むものを用いた。
図は本発明の製造方法により得られた積層セラ
ミツクコンデンサを示し、図において１はセラミ
ツク誘電体、２はパラジウム電極、３は酸化鉛拡
散層、４は銀端子電極である。
次に、下記の表は従来の製造方法である酸化鉛
拡散を行なわない方法と本発明の製造方法に基づ
く場合の積層セラミツクコンデンサの端子引張り
強度、抗折強度及び電気特性の比較を示したもの
である。
INDUSTRIAL APPLICATION FIELD The present invention relates to a method of manufacturing a multilayer ceramic capacitor used in various electronic devices. Conventional Structures and Their Problems Conventionally, multilayer ceramic capacitors having a parallel wiring structure of ceramic thin film dielectrics have been known for the purpose of miniaturizing and increasing capacitance, and the manufacturing method thereof is generally as follows. First, after adding and mixing several kinds of additives to oxides such as barium titanate, calcium titanate, and magnesium titanate,
Add an organic binder to make a highly viscous slurry,
This is then processed using general sheet forming methods such as the doctor blade method and pipe doctor blade method.
Prepare a 100 μm sheet. Thereafter, a paste containing palladium or an alloy powder of platinum and palladium dispersed in an organic binder is screen printed onto the sheet. By repeating this process, a laminate of 2 to 40 layers is produced. This laminate is cut into a suitable size and fired in an electric furnace at 1200 to 1400°C to obtain sintered chips. A laminated ceramic capacitor is obtained by attaching a paste made of an alloy of silver and palladium or silver powder to the end face of this chip as a terminal electrode and baking it at 700 to 900°C. In most cases, such multilayer ceramic capacitors are soldered directly to a printed wiring board. Printed wiring boards are made of epoxy resin, phenolic resin, etc. and tend to warp during use.
Tensile stress of 1.0Kg or more often acts on the terminal electrodes of soldered multilayer ceramic capacitors, and the terminal electrodes cannot withstand this stress and may come off, or the device itself may crack, causing problems in its characteristics. A problem arose. Purpose of the Invention In view of the above facts, and as a result of repeated experiments, the present invention seeks to provide a method for manufacturing a multilayer ceramic capacitor that can simultaneously improve the adhesive strength of terminal electrodes and the strength of the element itself. be. Structure of the Invention To achieve this object, the method for manufacturing a multilayer ceramic capacitor of the present invention embeds a laminate in which ceramic dielectric layers and metal electrode layers are alternately laminated in a mixed powder of zirconia and lead oxide. It is characterized by the fact that the lead oxide component is diffused into the inside of the ceramic by heat treatment.As the lead oxide component is diffused inside the ceramic by heat treatment, the internal pores and defective parts are made of lead oxide. It is believed that this strengthens the element and improves the element strength. Furthermore, it is well known that glass frit is contained in the silver paste used for terminal electrodes, but since the element based on the method of the present invention in which lead oxide is diffused into the element body has good affinity with the silver paste. This is considered to increase the adhesive strength of the terminal electrode. DESCRIPTION OF EXAMPLES Hereinafter, a method for manufacturing a multilayer ceramic capacitor according to the present invention will be described in detail based on examples. First, to 100 parts by weight of barium titanate (BaTiO 3 ), 3 parts by weight of both calcium titanate (CaTiO 3 ) and niobium oxide (Nb 2 O 5 ), and further 0.2 parts by weight of manganese dioxide (MnO 2 ) were added. Mix thoroughly. After that, it is made into a slurry using an organic binder, and a sheet with a thickness of 80 μm is produced using the blade method. Palladium paste is screen printed on this sheet, and the sheets are stacked on top of it repeatedly. This laminate was cut and fired at 1300 to 1350°C. The shape of this sintered chip is 1.5mm
(width) x 3.0mm (length) x 0.55mm (thickness). Such a sintered chip was embedded in a mixed powder containing 100 parts by weight of zirconia and 0.5 to 2 parts by weight of lead oxide (PbO), and then heat-treated at 800 to 850°C. Silver electrodes were provided on the terminals of the chip thus obtained. Here, as the silver electrode, a silver paste containing 2 to 3% by weight of glass frit containing lead oxide as a main component was used. The figure shows a multilayer ceramic capacitor obtained by the manufacturing method of the present invention, in which 1 is a ceramic dielectric, 2 is a palladium electrode, 3 is a lead oxide diffusion layer, and 4 is a silver terminal electrode. Next, the table below shows a comparison of terminal tensile strength, bending strength, and electrical properties of multilayer ceramic capacitors based on the conventional manufacturing method that does not perform lead oxide diffusion and the manufacturing method of the present invention. It is.
【表】
上記表から明らかなように、本発明の方法によ
り得られる積層セラミツクコンデンサの強度が著
しく向上することが認められる。また、コンデン
サの電気的特性については従来と変わりなく、何
ら異常は認められなかつた。
なお、上記実施例ではチタン酸バリウム、チタ
ン酸カルシウム、酸化ニオブ、ニ酸化マンガンよ
りなるセラミツク誘電体を用いたが、これはセラ
ミツク誘電体であるならばいかなる組成にも適用
し得るものである。さらに、実施例として端子電
極に銀を用いたが、銀とパラジウムの合金でも良
いものである。
発明の効果
以上述べたように本発明の製造方法における積
層セラミツクコンデンサの機械的強度はきわめて
優れており、ブリント基板に直に半田付けされた
場合に素子にクラツクが入ることを防止する上で
極めて有効であり、その意義は大きいものであ
る。[Table] As is clear from the above table, it is recognized that the strength of the multilayer ceramic capacitor obtained by the method of the present invention is significantly improved. Furthermore, the electrical characteristics of the capacitor were the same as before, and no abnormality was observed. In the above embodiments, ceramic dielectrics made of barium titanate, calcium titanate, niobium oxide, and manganese dioxide were used, but any ceramic dielectric composition may be used. Furthermore, although silver was used for the terminal electrode in the embodiment, an alloy of silver and palladium may also be used. Effects of the Invention As described above, the mechanical strength of the laminated ceramic capacitor manufactured by the manufacturing method of the present invention is extremely excellent, and it is extremely effective in preventing cracks from occurring in the device when soldered directly to a printed circuit board. It is effective and has great significance.
図は本発明の製造方法により得られた積層セラ
ミツクコンデンサの概略断面図である。
１……セラミツク誘電体層（セラミツク誘電
体）、２……金属電極層（パラジウム電極）、３…
…酸化鉛拡散層、４……銀端子電極。
The figure is a schematic cross-sectional view of a multilayer ceramic capacitor obtained by the manufacturing method of the present invention. 1... Ceramic dielectric layer (ceramic dielectric), 2... Metal electrode layer (palladium electrode), 3...
...Lead oxide diffusion layer, 4...Silver terminal electrode.
Claims (1)
積層されてなる積層体をジルコニア及び酸化鉛の
混合粉末中に埋込んだ後、熱処理することにより
上記積層体内部に上記酸化鉛成分を拡散させてな
る積層セラミツクコンデンサの製造方法。1. A laminate in which ceramic dielectric layers and metal electrode layers are alternately laminated is embedded in a mixed powder of zirconia and lead oxide, and then heat treated to diffuse the lead oxide component into the laminate. A method of manufacturing a multilayer ceramic capacitor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58202986A JPS6094717A (en) | 1983-10-28 | 1983-10-28 | Method of producing laminated ceramic condenser |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58202986A JPS6094717A (en) | 1983-10-28 | 1983-10-28 | Method of producing laminated ceramic condenser |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6094717A JPS6094717A (en) | 1985-05-27 |
| JPH0118564B2 true JPH0118564B2 (en) | 1989-04-06 |
Family
ID=16466435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58202986A Granted JPS6094717A (en) | 1983-10-28 | 1983-10-28 | Method of producing laminated ceramic condenser |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6094717A (en) |
-
1983
- 1983-10-28 JP JP58202986A patent/JPS6094717A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6094717A (en) | 1985-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20190027452A (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| JP2024086962A (en) | Ceramic Electronic Components | |
| JP2003168619A (en) | Conductive paste for terminal electrode of laminated ceramic electronic part, method for manufacturing the laminated ceramic electronic part, and the laminated ceramic electronic part | |
| DE102022134924A1 (en) | ELECTRONIC MULTILAYER CERAMIC DEVICE AND METHOD OF PRODUCTION THEREOF | |
| JPH0837127A (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| JP2943380B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| JP2970030B2 (en) | Multilayer ceramic capacitor, method of manufacturing the same, and external electrode paste used therein | |
| KR20190116174A (en) | Multilayered electronic component | |
| JP4380145B2 (en) | Method for manufacturing conductive paste and ceramic electronic component | |
| JPS5917232A (en) | Composite laminated ceramic part and method of producing same | |
| JP3716746B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| JPH0817139B2 (en) | Laminated porcelain capacitors | |
| JPH03296205A (en) | Ceramic capacitor | |
| JPH0135490B2 (en) | ||
| JPH0118564B2 (en) | ||
| JP3554957B2 (en) | Multilayer ceramic electronic component and method of manufacturing the same | |
| JPH0115125B2 (en) | ||
| JPH0115126B2 (en) | ||
| JPS62122103A (en) | Manufacturing method of laminated chip varistor | |
| JPH0420247B2 (en) | ||
| JPH05299288A (en) | Method for manufacturing monolithic ceramic capacitor | |
| JPH07201637A (en) | Multilayer ceramic electronic components | |
| KR20220092166A (en) | Mutilayer electronic component | |
| JPH10135065A (en) | Multilayer ceramic capacitors | |
| JPWO2001056047A1 (en) | Conductor pattern embedded in multilayer board, multilayer board with a built-in conductor pattern, and method for manufacturing multilayer board |