JPH0118582B2 - - Google Patents
Info
- Publication number
- JPH0118582B2 JPH0118582B2 JP56180243A JP18024381A JPH0118582B2 JP H0118582 B2 JPH0118582 B2 JP H0118582B2 JP 56180243 A JP56180243 A JP 56180243A JP 18024381 A JP18024381 A JP 18024381A JP H0118582 B2 JPH0118582 B2 JP H0118582B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- layer
- substrate
- electrode
- electrode wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は半導体装置に係り、特にトランジス
タ、集積回路等の電極配線層の形成方法に関す
る。
タ、集積回路等の電極配線層の形成方法に関す
る。
(2) 従来技術と問題点
電極配線は、従来、スパツタ蒸着法等を用いて
基板上にアルミニウム（Al）等の電極材料を付
着させて形成していた。しかしながら、電極窓等
が設けられた段差のある基板、例えばMOSトラ
ンジスタのように幅約2μｍ、高さ約1μｍのソー
ス・ドレイン電極窓が設けられた段差のある基板
では段差部の幅の割合に比べて段差が大きく、ま
た従来の形成方法では基板の凹凸部に無関係に一
様な厚さの配線層を形成することが困難であるた
め、電極配線層の層厚が薄くなる段差部の角で
は、断線が生じ易くなるという欠点がある。一
方、従来の形成方法では電極配線層が形成されて
も該電極配線層表面は平坦にはならず、むしろ配
線層を形成することにより段差が大きくなるた
め、多層配線においては、凹凸のある基板上に電
極配線層を重ねるごとに断線が生じ易くなるとい
う問題がある。
基板上にアルミニウム（Al）等の電極材料を付
着させて形成していた。しかしながら、電極窓等
が設けられた段差のある基板、例えばMOSトラ
ンジスタのように幅約2μｍ、高さ約1μｍのソー
ス・ドレイン電極窓が設けられた段差のある基板
では段差部の幅の割合に比べて段差が大きく、ま
た従来の形成方法では基板の凹凸部に無関係に一
様な厚さの配線層を形成することが困難であるた
め、電極配線層の層厚が薄くなる段差部の角で
は、断線が生じ易くなるという欠点がある。一
方、従来の形成方法では電極配線層が形成されて
も該電極配線層表面は平坦にはならず、むしろ配
線層を形成することにより段差が大きくなるた
め、多層配線においては、凹凸のある基板上に電
極配線層を重ねるごとに断線が生じ易くなるとい
う問題がある。
(3) 発明の目的
本発明は上記従来の欠点を解決するために、単
層及び多層配線において断線が発生しない電極配
線層の形成方法を提供することを目的とするもの
である。
層及び多層配線において断線が発生しない電極配
線層の形成方法を提供することを目的とするもの
である。
(4) 発明の構成
この目的は、段差を有する基板上に電極材料か
ら成る層を被着形成する工程と、前記基板の平面
に対して斜め方向から前記の電極材料の層へイオ
ンを照射してイオンミリングする工程とを、交互
に繰り返し行つて、その表面が平坦化された電極
配線層を形成することにより達成される。
ら成る層を被着形成する工程と、前記基板の平面
に対して斜め方向から前記の電極材料の層へイオ
ンを照射してイオンミリングする工程とを、交互
に繰り返し行つて、その表面が平坦化された電極
配線層を形成することにより達成される。
イオンミリング法によつて基板の面に対して斜
め方向からイオンを照射した場合、基板に設けら
れた幅の狭い凹部ではイオンが入りにくく、従つ
て、該凹部でのミリング量は他の部分でのそれに
比べて少ない。本発明は、この特徴を生かして凹
凸のある基板にスパツタ蒸着法等によつて電極配
線層を形成する際、基板の平面に対して斜め方向
から前記電極配線層をイオンミリングしようとす
るものである。このようにして設けられた電極配
線層は前記基板の凹部に形成された電極配線層に
比べて該凹部以外の領域に形成された電極配線層
のミリングされる量の方が多く、従つて最初の基
板、つまりイオンミリングを行なう前の段差と比
較してイオンミリングを行なつた後の段差は小さ
くなる。このスパツタ蒸着法等による電極材料層
の被着形成と基板の平面に対して斜め方向からの
イオンミリングとを交互に何度も繰り返して行な
うと、この工程を繰り返す毎に次第に段差がなく
なり、前記電極配線層表面を平坦化することがで
きる。このように前記電極配線層表面を平坦化で
きれば、段差の角の部分での配線層の層厚が薄く
なるという問題が生じることがなくなり、該電極
配線層の断線を防止することができる。また、多
層配線においては、第１層目の電極配線層の表面
が平坦となるので、第２、第３…と配線層を順次
形成しても段差が生じることがなく、層を重ねて
も断線が発生することはない。
め方向からイオンを照射した場合、基板に設けら
れた幅の狭い凹部ではイオンが入りにくく、従つ
て、該凹部でのミリング量は他の部分でのそれに
比べて少ない。本発明は、この特徴を生かして凹
凸のある基板にスパツタ蒸着法等によつて電極配
線層を形成する際、基板の平面に対して斜め方向
から前記電極配線層をイオンミリングしようとす
るものである。このようにして設けられた電極配
線層は前記基板の凹部に形成された電極配線層に
比べて該凹部以外の領域に形成された電極配線層
のミリングされる量の方が多く、従つて最初の基
板、つまりイオンミリングを行なう前の段差と比
較してイオンミリングを行なつた後の段差は小さ
くなる。このスパツタ蒸着法等による電極材料層
の被着形成と基板の平面に対して斜め方向からの
イオンミリングとを交互に何度も繰り返して行な
うと、この工程を繰り返す毎に次第に段差がなく
なり、前記電極配線層表面を平坦化することがで
きる。このように前記電極配線層表面を平坦化で
きれば、段差の角の部分での配線層の層厚が薄く
なるという問題が生じることがなくなり、該電極
配線層の断線を防止することができる。また、多
層配線においては、第１層目の電極配線層の表面
が平坦となるので、第２、第３…と配線層を順次
形成しても段差が生じることがなく、層を重ねて
も断線が発生することはない。
(5) 発明の実施例
以下、本発明実施例を図面によつて詳述する。
第１図は本実施例における電極配線層製造の
種々の工程を示した半導体装置の断面図である。
種々の工程を示した半導体装置の断面図である。
層厚1μｍのリンシリケートガラス（PSG）層
１が形成されたことによつて幅2μｍの窓２が設
けられたシリコン（Si）基板（第１図ａ）上にア
ルミニウム（Al）をスパツタ蒸着法によつて、
PSG層１上の層厚が1μｍとなるようにAl配線層
３を形成すると、前記窓２でのAl配線層３での
層厚も1μｍとなる（第１図ｂ）。次に基板を回転
しながら基板の平面に対して垂直な直線から60〜
70゜の角度でアルゴン（Ar）イオン４を照射して
PSG層１上に形成された前記Al配線層３の層厚
の1/2、つまり5000Åをイオンミリングする。こ
のとき窓２に形成されたAl配線層３は約1000Å
しかミリングされない。従つてAl配線層３の層
厚はPSG層１上に5000Å、窓２では9000Åとな
り、Alスパツタ蒸着以前の段差1μｍから6000Å
と段差が小さくなつたことになる（第１図ｃ）。
なお、イオン照射角度を60〜70゜にしたのは、こ
の角度でのミリング効率が最も良いからである。
次いで、AlをAl配線層３上に更に5000Åスパツ
タ蒸着すると、Al配線層３の層厚はPSG層１上
に1μｍ、窓２で1.4μｍ形成されたことになる（第
１図ｄ）。再びArイオン４を前述した角度と同じ
角度で照射し、PSG層１上のAl配線層３を5000
Åイオンミリングすると窓２のAl配線層３は約
1000Åしかミリングされず、従つてAl配線層３
の段差は約2000Åと更に小さくなつたことになる
（第１図ｅ）。この後、この工程、即ちAlスパツ
タ蒸着とイオンミリングを交互に行なう工程を何
回か繰り返すと窓２に相当する部分の凹部が複数
回のAlの堆積によつて埋め込まれるようになつ
てAl配線層３の段差は次第に小さくなり、表面
が平坦なAl配線層３が得られる。このときPSG
層１上のAl配線層３の層厚を1μｍとする（第１
図ｔ）。なお、本実施例では、最初に窓部の深さ
とほぼ等しい厚さにAlをスパツタ蒸着したが、
本願発明では凹部が複数回のAlの堆積によつて
埋め込まれるようになるので、イオンミリングに
先立つて窓部を埋めつくすようにAl等を被着形
成する必要はない。従つて、その巾が狭くかつそ
の深さが深いが故に１回のスパツタ蒸着等ではそ
の埋込みが十分に成されないような凹部等が基板
に形成されているような場合でも、その凹部を埋
めかつ表面が平坦化された電極配線層を形成する
ことができる。
１が形成されたことによつて幅2μｍの窓２が設
けられたシリコン（Si）基板（第１図ａ）上にア
ルミニウム（Al）をスパツタ蒸着法によつて、
PSG層１上の層厚が1μｍとなるようにAl配線層
３を形成すると、前記窓２でのAl配線層３での
層厚も1μｍとなる（第１図ｂ）。次に基板を回転
しながら基板の平面に対して垂直な直線から60〜
70゜の角度でアルゴン（Ar）イオン４を照射して
PSG層１上に形成された前記Al配線層３の層厚
の1/2、つまり5000Åをイオンミリングする。こ
のとき窓２に形成されたAl配線層３は約1000Å
しかミリングされない。従つてAl配線層３の層
厚はPSG層１上に5000Å、窓２では9000Åとな
り、Alスパツタ蒸着以前の段差1μｍから6000Å
と段差が小さくなつたことになる（第１図ｃ）。
なお、イオン照射角度を60〜70゜にしたのは、こ
の角度でのミリング効率が最も良いからである。
次いで、AlをAl配線層３上に更に5000Åスパツ
タ蒸着すると、Al配線層３の層厚はPSG層１上
に1μｍ、窓２で1.4μｍ形成されたことになる（第
１図ｄ）。再びArイオン４を前述した角度と同じ
角度で照射し、PSG層１上のAl配線層３を5000
Åイオンミリングすると窓２のAl配線層３は約
1000Åしかミリングされず、従つてAl配線層３
の段差は約2000Åと更に小さくなつたことになる
（第１図ｅ）。この後、この工程、即ちAlスパツ
タ蒸着とイオンミリングを交互に行なう工程を何
回か繰り返すと窓２に相当する部分の凹部が複数
回のAlの堆積によつて埋め込まれるようになつ
てAl配線層３の段差は次第に小さくなり、表面
が平坦なAl配線層３が得られる。このときPSG
層１上のAl配線層３の層厚を1μｍとする（第１
図ｔ）。なお、本実施例では、最初に窓部の深さ
とほぼ等しい厚さにAlをスパツタ蒸着したが、
本願発明では凹部が複数回のAlの堆積によつて
埋め込まれるようになるので、イオンミリングに
先立つて窓部を埋めつくすようにAl等を被着形
成する必要はない。従つて、その巾が狭くかつそ
の深さが深いが故に１回のスパツタ蒸着等ではそ
の埋込みが十分に成されないような凹部等が基板
に形成されているような場合でも、その凹部を埋
めかつ表面が平坦化された電極配線層を形成する
ことができる。
(6) 発明の効果
本発明によれば、基板の段差の程度にかかわら
ず、その段差を埋めかつ表面が平坦化された電極
配線層を形成することができるので、従来の問題
点、即ち、基板に設けられた段差の角の部分での
断線の発生を防止でき、また多層配線において
は、第１層目の電極配線層の表面が平坦となるの
で、順次配線層を形成しても段差が生じることは
なく、従つて層を重ねても断線が発生しないとい
う効果がある。
ず、その段差を埋めかつ表面が平坦化された電極
配線層を形成することができるので、従来の問題
点、即ち、基板に設けられた段差の角の部分での
断線の発生を防止でき、また多層配線において
は、第１層目の電極配線層の表面が平坦となるの
で、順次配線層を形成しても段差が生じることは
なく、従つて層を重ねても断線が発生しないとい
う効果がある。
第１図は本実施例における電極配線層製造の
種々の工程を示した半導体装置の断面図である。 １……PSG層、２……窓、３……Al配線層、
４……Arイオン。
種々の工程を示した半導体装置の断面図である。 １……PSG層、２……窓、３……Al配線層、
４……Arイオン。
Claims (1)
- １ 段差を有する基板上に電極材料から成る層を
被着形成する工程と、前記基板の平面に対して斜
め方向から前記の電極材料の層へイオンを照射し
てイオンミリングする工程とを、交互に繰り返し
行つて、その表面が平坦化された電極配線層を形
成する工程を含むことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18024381A JPS5882536A (ja) | 1981-11-10 | 1981-11-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18024381A JPS5882536A (ja) | 1981-11-10 | 1981-11-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5882536A JPS5882536A (ja) | 1983-05-18 |
| JPH0118582B2 true JPH0118582B2 (ja) | 1989-04-06 |
Family
ID=16079864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18024381A Granted JPS5882536A (ja) | 1981-11-10 | 1981-11-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5882536A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60124825A (ja) * | 1983-12-09 | 1985-07-03 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜デバイスの平担化方法 |
| JPS61289635A (ja) * | 1985-06-17 | 1986-12-19 | Nippon Telegr & Teleph Corp <Ntt> | 表面平坦化方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5669843A (en) * | 1979-11-09 | 1981-06-11 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1981
- 1981-11-10 JP JP18024381A patent/JPS5882536A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5882536A (ja) | 1983-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62174949A (ja) | 高密度集積回路の構成要素の相互接続用多層金属配線網の形成法及び本形成法によつて形成される集積回路 | |
| JP2003297918A5 (ja) | ||
| US5716872A (en) | Method of manufacturing multilayer interconnection structure having a dielectric film with improved flatness | |
| JP3077990B2 (ja) | 半導体装置の製造方法 | |
| JPH063804B2 (ja) | 半導体装置製造方法 | |
| JPH0118582B2 (ja) | ||
| JPH0551174B2 (ja) | ||
| JPS63142832A (ja) | 半導体装置の製造方法 | |
| JPS63274159A (ja) | 半導体装置およびその製造方法 | |
| JPS63155625A (ja) | 半導体集積回路装置 | |
| JPH07106277A (ja) | 半導体装置の製造方法 | |
| JP2993044B2 (ja) | 半導体装置の製造方法 | |
| JPS63161645A (ja) | 半導体装置の製造方法 | |
| JPS62199033A (ja) | 薄膜形成方法 | |
| JP2899895B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0273652A (ja) | 半導体装置の製造方法 | |
| JPH01189926A (ja) | 半導体装置の製造方法 | |
| JPS6151917A (ja) | 半導体装置の製造方法 | |
| JPH04105323A (ja) | 半導体装置の製造方法 | |
| JPH01115137A (ja) | 配線の形成方法 | |
| JPH04150031A (ja) | 半導体装置の製造方法 | |
| JPH05304219A (ja) | 半導体装置における絶縁層の形成方法 | |
| JPH04137626A (ja) | 半導体装置の製造方法 | |
| JPS58199553A (ja) | 半導体装置の製造方法 | |
| JPH04348054A (ja) | 半導体装置の製造方法 |