JPH04137626A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04137626A JPH04137626A JP25945790A JP25945790A JPH04137626A JP H04137626 A JPH04137626 A JP H04137626A JP 25945790 A JP25945790 A JP 25945790A JP 25945790 A JP25945790 A JP 25945790A JP H04137626 A JPH04137626 A JP H04137626A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- sog
- aluminum alloy
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims 5
- 238000000034 method Methods 0.000 claims abstract description 20
- 150000004767 nitrides Chemical class 0.000 claims abstract description 15
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 14
- 239000011521 glass Substances 0.000 claims abstract description 10
- 238000001020 plasma etching Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000012808 vapor phase Substances 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims 4
- 239000002184 metal Substances 0.000 claims 4
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 11
- 238000011109 contamination Methods 0.000 abstract description 4
- 239000011229 interlayer Substances 0.000 abstract description 4
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 235000007689 Borago officinalis Nutrition 0.000 description 1
- 240000004355 Borago officinalis Species 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、多層配線及び微細な配線を有する半導体装置
に関し、詳しくは、その表面保護膜（パシベーション膜
）の形成方法に関する。
に関し、詳しくは、その表面保護膜（パシベーション膜
）の形成方法に関する。
［従来の技術］
近年、半導体装置の集積度のこうじようを図るため、素
子寸法の縮小とともに、配線の多層化が重要になってき
た。ゲイトアレー、スタンダードセルはもち論、最近で
はメモリーにおいても、２〜３層のアルミニウム配線が
用いられるようになってきた。しかし、微細な配線の多
層化により、半導体装置の信頼性に関して問題が起きる
ようになった。特に、半導体装置の表面形状や構造に影
響をうけやすい表面保護膜には、ピンホールや、マイク
ロクラックが起こり、プラスチックパッケージに封止さ
れた時、耐湿性などの問題が現われやすい。第３図及び
第４図に半導体装置の一部構造断面図を用い、従来から
実施されている半導体表面保護膜について説明する。
子寸法の縮小とともに、配線の多層化が重要になってき
た。ゲイトアレー、スタンダードセルはもち論、最近で
はメモリーにおいても、２〜３層のアルミニウム配線が
用いられるようになってきた。しかし、微細な配線の多
層化により、半導体装置の信頼性に関して問題が起きる
ようになった。特に、半導体装置の表面形状や構造に影
響をうけやすい表面保護膜には、ピンホールや、マイク
ロクラックが起こり、プラスチックパッケージに封止さ
れた時、耐湿性などの問題が現われやすい。第３図及び
第４図に半導体装置の一部構造断面図を用い、従来から
実施されている半導体表面保護膜について説明する。
第３図にしめすように、短結晶シリコン基板３１の主面
にワンガラスｇ３２が堆積され、この上にアルミニウム
合金からなる配線層３３が形成されている。本図では、
短結晶シ１ノコン基板３１内に形成されている素子は省
略し、アルミニウム合金による配線部のみについて記し
ている。
にワンガラスｇ３２が堆積され、この上にアルミニウム
合金からなる配線層３３が形成されている。本図では、
短結晶シ１ノコン基板３１内に形成されている素子は省
略し、アルミニウム合金による配線部のみについて記し
ている。
さらに表面には、表面保護膜として窒化膜３４が形成さ
れ、水分及び汚れ等による外部からの素子への影響が防
止される。
れ、水分及び汚れ等による外部からの素子への影響が防
止される。
このような従来方法では次の様な問題点がある。
すなはち、アルミニウム合金の配線の幅が細く、かつ配
線間隔がちいさくなると、表面保護膜としての窒化膜が
配線の側面に均一に形成されず、配線間が溝状になる。
線間隔がちいさくなると、表面保護膜としての窒化膜が
配線の側面に均一に形成されず、配線間が溝状になる。
そして、アルミニウム合金の配線の側壁の膜厚が極めて
薄くなり、マイクロクラックやピンホールが発生し、素
子の耐湿及び耐汚染性低下の原因となる。
薄くなり、マイクロクラックやピンホールが発生し、素
子の耐湿及び耐汚染性低下の原因となる。
表面保護膜である窒化膜のステップカバレージは、配線
の多層化により半導体装置の表面の凹凸が大きくなると
、より一層悪くなり、表面保護膜としての効果は小さく
なる。
の多層化により半導体装置の表面の凹凸が大きくなると
、より一層悪くなり、表面保護膜としての効果は小さく
なる。
第４図に示すように、短結晶シリコン基板４１の主表面
にリンガラス膜４２が堆積され、この上に、アルミニウ
ム合金からなる第一の配線層４３が形成されている。さ
らに、その上に層間絶縁ｌＩ４４が形成され、その上に
、アルミニウム合金からなる第二の配線層４５が形成さ
れる。そして、最上層には表面保護膜として窒化膜４６
が形成されている。
にリンガラス膜４２が堆積され、この上に、アルミニウ
ム合金からなる第一の配線層４３が形成されている。さ
らに、その上に層間絶縁ｌＩ４４が形成され、その上に
、アルミニウム合金からなる第二の配線層４５が形成さ
れる。そして、最上層には表面保護膜として窒化膜４６
が形成されている。
このような表面構造では、前例と同様に表面保護膜のス
テップカバレージは悪く、ピンホールも発生し易く、素
子の耐湿性及び耐汚染性にたいして大きな影響がある。
テップカバレージは悪く、ピンホールも発生し易く、素
子の耐湿性及び耐汚染性にたいして大きな影響がある。
像上のように、従来の方法では表面保護膜の効果が不充
分であり、高密度の微細配線や、多層配線には、半導体
装置の信頼性上問題がある。
分であり、高密度の微細配線や、多層配線には、半導体
装置の信頼性上問題がある。
Ｃ発明が解決しようとする課題］
従来の方法による表面保護膜では、複雑な表面形状にた
いし、ステップ力バレイジが悪いため、ピンホールやマ
イクロクラックが発生し易く、耐湿性及び耐汚染性に対
して、信頼性上大きな問題となる。特に、配線の多層化
、配線の微細化により、この問題は一層顕著である。
いし、ステップ力バレイジが悪いため、ピンホールやマ
イクロクラックが発生し易く、耐湿性及び耐汚染性に対
して、信頼性上大きな問題となる。特に、配線の多層化
、配線の微細化により、この問題は一層顕著である。
したがって、ピンホールやマイクロクラックを減少し、
耐湿性及び耐汚染性が良く、外からの影響を受けにくい
半導体装置の表面保護膜が要求される。
耐湿性及び耐汚染性が良く、外からの影響を受けにくい
半導体装置の表面保護膜が要求される。
［課題を解決するための手段］
（１）、本発明の第一の方法は、アルミニウム合金の配
線に直接、気相成長酸化膜を堆積し、その上にｓＯＧ
（ＳＰ工Ｎ ＯＮ ＧＬＡＳＳ（７）略）膜を塗布
形成する。そして、異性性プラズマエツチング法によっ
て、エッチバックをおこなった後、窒化膜を形成する方
法。
線に直接、気相成長酸化膜を堆積し、その上にｓＯＧ
（ＳＰ工Ｎ ＯＮ ＧＬＡＳＳ（７）略）膜を塗布
形成する。そして、異性性プラズマエツチング法によっ
て、エッチバックをおこなった後、窒化膜を形成する方
法。
（２）、本発明の第一の方法は、アルミニウム合金の配
線に直接、気相成長酸化膜を堆積し、その上に５ＯＧＣ
，、ＳＰ’ＩＮ ＯＮ ＧＬＡＳＳの略）膜を塗布
形成する。そして、異性性プラズマエツチング法によっ
て、エッチバックをおこない、その上に気相成長酸化膜
を堆積し、窒化膜を形成する方法。
線に直接、気相成長酸化膜を堆積し、その上に５ＯＧＣ
，、ＳＰ’ＩＮ ＯＮ ＧＬＡＳＳの略）膜を塗布
形成する。そして、異性性プラズマエツチング法によっ
て、エッチバックをおこない、その上に気相成長酸化膜
を堆積し、窒化膜を形成する方法。
［実施例］
第１図（ａ）〜第１図（ｃ）−第２図（ａ）〜第２図（
ｃ）に半導体装置の工程毎の断面略図を示し、以下に本
発明の詳細な説明する。
ｃ）に半導体装置の工程毎の断面略図を示し、以下に本
発明の詳細な説明する。
第１図（ａ）に示すように、短結晶シリコン基板１１の
主面にリンガラス膜１２を堆積し、この上にアルミニウ
ム合金からなる配線層１３を形成した後、眉間絶縁膜１
４をＣＶＤ法により形成する。
主面にリンガラス膜１２を堆積し、この上にアルミニウ
ム合金からなる配線層１３を形成した後、眉間絶縁膜１
４をＣＶＤ法により形成する。
第１図（ｂ）に示すように、その上にＳＯＧ （Ｓ Ｐ
Ｉ Ｎ ＯＮ Ｇ Ｌ Ａ Ｓ Ｓの略）膜１５
を塗布形成する。
Ｉ Ｎ ＯＮ Ｇ Ｌ Ａ Ｓ Ｓの略）膜１５
を塗布形成する。
第１図（ｃ）に示すよに、兵法性プラズマエツチング法
によって、エッチバックをおこなった後、窒化膜１６を
形成する。
によって、エッチバックをおこなった後、窒化膜１６を
形成する。
本発明の方法によれば、オーバーハング気味に形成され
た眉間絶縁膜の深い溝を、その上にＳＯＧ （ＳＰＩＮ
ＯＮ ＧＬＡＳＳの略）膜を塗布形成し、兵法性
プラズマエツチング法によって、エッチバックをおこな
うことにより、深い溝もなくなり、オーバーハング部も
なくなる。そのため、窒化膜も均一に形成されピンホー
ルやマイクロクラックがはいりにくくなる。
た眉間絶縁膜の深い溝を、その上にＳＯＧ （ＳＰＩＮ
ＯＮ ＧＬＡＳＳの略）膜を塗布形成し、兵法性
プラズマエツチング法によって、エッチバックをおこな
うことにより、深い溝もなくなり、オーバーハング部も
なくなる。そのため、窒化膜も均一に形成されピンホー
ルやマイクロクラックがはいりにくくなる。
第２の方法は、第２図（ａ）に示すように、短結晶シリ
コン基板２１の主面にリンガラスＪ！２２を堆積し、こ
の上にアルミニウム合金からなる配線層２３を形成した
後、層間絶縁膜２４をＣＶＤ法により形成する。
コン基板２１の主面にリンガラスＪ！２２を堆積し、こ
の上にアルミニウム合金からなる配線層２３を形成した
後、層間絶縁膜２４をＣＶＤ法により形成する。
第２図（ｂ）に示すように、その上にＳＯＧ （ＳＰＩ
Ｎ ＯＮ ＧＬＡＳＳの略）膜２５を塗布形成する
。
Ｎ ＯＮ ＧＬＡＳＳの略）膜２５を塗布形成する
。
第２１１（ｃ）に示す梁に、兵法性プラズマエツチング
法によって、エッチバックをおこなった後、層間絶縁膜
２６をＣＶＤ法により形成し、その上に窒化膜２７を形
成する。
法によって、エッチバックをおこなった後、層間絶縁膜
２６をＣＶＤ法により形成し、その上に窒化膜２７を形
成する。
［発明の効果］
以上のように、本発明の方法によれば、微細化された配
線及び本発明の例では示さなかったが、多層配線構造に
よって生じた凹凸形状を清らかな表面形状とする事及び
多層構造の表面保護膜とする事により、窒化膜が極端に
薄くなる所もなく、ピンホールやマイクロクラックなど
の発生を防止し、耐湿性及び耐汚染性を向上する事が出
来た。
線及び本発明の例では示さなかったが、多層配線構造に
よって生じた凹凸形状を清らかな表面形状とする事及び
多層構造の表面保護膜とする事により、窒化膜が極端に
薄くなる所もなく、ピンホールやマイクロクラックなど
の発生を防止し、耐湿性及び耐汚染性を向上する事が出
来た。
第１図（ａ）〜第１図（ｃ）、第２図（ａ）〜第２図（
ｃ）は、半導体装置の工程毎の断面路である。 第３図及び第４図は、従来例の半導体装置の構造断面略
図である。 以上
ｃ）は、半導体装置の工程毎の断面路である。 第３図及び第４図は、従来例の半導体装置の構造断面略
図である。 以上
Claims (3)
- （１）アルミニウム合金等の金属配線層上に、パシベー
ション膜を形成してなる半導体装置の製造方法において
、 （ａ）半導体基板上に、最上層となる前記金属配線を形
成する工程、 （ｂ）気相成長酸化膜を形成する工程、 （ｃ）ＳＯＧ（ＳＰＩＮＯＮＧＬＡＳＳの略）膜を塗布
形成する工程、 （ｄ）異方性プラズマエッチング法にて、前記ＳＯＧ膜
及び気相成長酸化膜をエッチバックする工程、 （ｅ）プラズマ窒化膜を形成する工程、 とを具備することを特徴とする半導体装置の製造方法。 - （２）前記気相成長酸化膜は、ＳｉＯ＿２膜、叉はリン
ガラス幕であることを特徴とする請求項１記載の半導体
装置の製造方法。 - （３）アルミニウム合金等の金属配線層上に、パシベー
ション膜を形成してなる半導体装置の製造方法において
、 （ａ）半導体基板上に、最上層となる前記金属配線を形
成する工程、 （ｂ）第一の気相成長酸化膜を形成する工程、（ｃ）Ｓ
ＯＧ（ＳＰＩＮＯＮＧＬＡＳＳの略）膜を塗布形成する
工程、 （ｄ）異方性プラズマエッチング法にて、前記ＳＯＧ膜
及び第一の気相成長酸化膜をエッチバックする工程、 （ｅ）第二の気相成長酸化膜を形成する工程、（ｆ）プ
ラズマ窒化膜を形成する工程、 とを具備することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25945790A JPH04137626A (ja) | 1990-09-28 | 1990-09-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25945790A JPH04137626A (ja) | 1990-09-28 | 1990-09-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04137626A true JPH04137626A (ja) | 1992-05-12 |
Family
ID=17334334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25945790A Pending JPH04137626A (ja) | 1990-09-28 | 1990-09-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04137626A (ja) |
-
1990
- 1990-09-28 JP JP25945790A patent/JPH04137626A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5459105A (en) | Method of manufacturing a semiconductor device having multilayer insulating films | |
| JP3077990B2 (ja) | 半導体装置の製造方法 | |
| JPH0744178B2 (ja) | 半導体装置の製造方法 | |
| JPS61289635A (ja) | 表面平坦化方法 | |
| JPH0410222B2 (ja) | ||
| JPH04137626A (ja) | 半導体装置の製造方法 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JPS62277750A (ja) | 多層配線の形成方法 | |
| JPS63155625A (ja) | 半導体集積回路装置 | |
| JPH04150031A (ja) | 半導体装置の製造方法 | |
| JPS5893254A (ja) | 半導体装置の製造方法 | |
| JPS61196555A (ja) | 多層配線の形成方法 | |
| JPH04106957A (ja) | 半導体装置の製造方法 | |
| JPH04137627A (ja) | 半導体装置の製造方法 | |
| JP2942063B2 (ja) | 半導体装置の製造方法 | |
| JP2663833B2 (ja) | 半導体装置およびその製造方法 | |
| JPS60115234A (ja) | 半導体装置の製造方法 | |
| JPH0982799A (ja) | 配線基板およびその製造方法 | |
| JPS6154645A (ja) | 半導体装置 | |
| JP2899895B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0118582B2 (ja) | ||
| JPS62108542A (ja) | 半導体装置の製造方法 | |
| JPH0273651A (ja) | 半導体装置 | |
| JPH03293728A (ja) | 半導体装置 |