JPH01185928A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01185928A JPH01185928A JP1118688A JP1118688A JPH01185928A JP H01185928 A JPH01185928 A JP H01185928A JP 1118688 A JP1118688 A JP 1118688A JP 1118688 A JP1118688 A JP 1118688A JP H01185928 A JPH01185928 A JP H01185928A
- Authority
- JP
- Japan
- Prior art keywords
- sheet
- solder
- metal heat
- vacuum
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、金属放熱板上に絶縁板を介して金属１ｉｔ８
ｉＩ板を有する半導体素子の複数個を固着し組立てる半
導体装置の製造方法である。
ｉＩ板を有する半導体素子の複数個を固着し組立てる半
導体装置の製造方法である。
このような半導体装置の組立てのためには、各部品間を
はんだを用いて結合する方法がとられている。半導体素
子単体の場合は、第２図ｔａ＋に示すように一方の電極
を蓋ねる金属基板１の上にはんだ板２１．シリコンチッ
プ３．はんだ板２２．上部電極４を積重ね、上部電橋に
はまる重錘５を載せて水素と窒素の混合ガス中で加熱す
る。これによりはんだ板２１．２２が溶融し、冷却後第
２図（′ｂ）のよう第２図に示したようなはんだ付の面
積が１０ｕ角程度の場合には良好なはんだ付けができる
。ところが、第３図のように第２図に示した素子の複数
個を互いに絶縁するために、セラミック仮６を介して放
熱板としての金属基板７の上に固着する場合、表面にメ
タライズを施したセラミック仮６と金属基板７の間のは
んだ付は面積が大きくなると、重錘の荷重が均一に加わ
らない、温度上昇が均一でないためはんだが同時に溶融
しない、その他の理由で気体が気泡としてはんだの中に
残るため、第４図のようにはんだ２４によるはんだ行部
分に多数の巣１０が発生し、はんだ付けの有効面積が減
少する。
はんだを用いて結合する方法がとられている。半導体素
子単体の場合は、第２図ｔａ＋に示すように一方の電極
を蓋ねる金属基板１の上にはんだ板２１．シリコンチッ
プ３．はんだ板２２．上部電極４を積重ね、上部電橋に
はまる重錘５を載せて水素と窒素の混合ガス中で加熱す
る。これによりはんだ板２１．２２が溶融し、冷却後第
２図（′ｂ）のよう第２図に示したようなはんだ付の面
積が１０ｕ角程度の場合には良好なはんだ付けができる
。ところが、第３図のように第２図に示した素子の複数
個を互いに絶縁するために、セラミック仮６を介して放
熱板としての金属基板７の上に固着する場合、表面にメ
タライズを施したセラミック仮６と金属基板７の間のは
んだ付は面積が大きくなると、重錘の荷重が均一に加わ
らない、温度上昇が均一でないためはんだが同時に溶融
しない、その他の理由で気体が気泡としてはんだの中に
残るため、第４図のようにはんだ２４によるはんだ行部
分に多数の巣１０が発生し、はんだ付けの有効面積が減
少する。
この弊害を防ぐ工夫としては、第５図ｆａ）、（ｂｌの
ようにセラミック板６と金属基板７にそれぞれ予めはん
だ層８を付けてその面を組合わせし、フォーミングガス
中にてはんだ付けする方法もあるが、この方法では第４
図より若干巣は減少するもののまだ良好なはんだ付けは
得られない、そのため、固着面積の大きい半導体装置の
はんだ付けに一般的に採用されているのは、第５図のよ
うに予備はんだ付けした部品を第５図ｆｃｌのように熱
ｉｌｌの上に乗せ、はんだ溶融後治具１２を用いて人手
１３によって部品をこすり合わせて、気泡を追い出す方
法である。この方法の欠点は、工数がかかること、人手
によるため巣のばらつきが大きく、最良の場合でも巣が
皆無にならない、などがあげられる。
ようにセラミック板６と金属基板７にそれぞれ予めはん
だ層８を付けてその面を組合わせし、フォーミングガス
中にてはんだ付けする方法もあるが、この方法では第４
図より若干巣は減少するもののまだ良好なはんだ付けは
得られない、そのため、固着面積の大きい半導体装置の
はんだ付けに一般的に採用されているのは、第５図のよ
うに予備はんだ付けした部品を第５図ｆｃｌのように熱
ｉｌｌの上に乗せ、はんだ溶融後治具１２を用いて人手
１３によって部品をこすり合わせて、気泡を追い出す方
法である。この方法の欠点は、工数がかかること、人手
によるため巣のばらつきが大きく、最良の場合でも巣が
皆無にならない、などがあげられる。
本発明の目的は、大面積のはんだ付は部分においても巣
が発生せず、部品間の固着の［１！性の高い半導体装置
の製造方法を提供することにある。
が発生せず、部品間の固着の［１！性の高い半導体装置
の製造方法を提供することにある。
（門門譬を解決するための手段〕
上記の目的を達成するために、本発明は、金属放熱板上
に絶縁板を介して金属電極板を有する半導体素子の複数
個を固着し組立てる際に、絶縁板としての両面にメタラ
イズを施したセラミック板を用い、金属放熱板の絶縁板
との固着領域および絶縁板の各素子の電極板との固着領
域に予めクリーム状はんだを印刷したのち、金属放熱板
、絶縁板、半導体素子を積重ね、真空中で加熱するもの
とする。
に絶縁板を介して金属電極板を有する半導体素子の複数
個を固着し組立てる際に、絶縁板としての両面にメタラ
イズを施したセラミック板を用い、金属放熱板の絶縁板
との固着領域および絶縁板の各素子の電極板との固着領
域に予めクリーム状はんだを印刷したのち、金属放熱板
、絶縁板、半導体素子を積重ね、真空中で加熱するもの
とする。
はんだ付けずべき領域にクリーム状はんだを予め印刷し
ておいて、各部品を重ねておき、真空中で加熱すること
により、部品間の間隙およびはんだ材料に含まれるガス
が排気されるので、重錘による荷重を加えることなく良
好なはんだ付けができる。
ておいて、各部品を重ねておき、真空中で加熱すること
により、部品間の間隙およびはんだ材料に含まれるガス
が排気されるので、重錘による荷重を加えることなく良
好なはんだ付けができる。
以下、前出の各図と共通の部分には同一の符号を付した
図を引用して本発明の一実施例について説明する。第６
図（ａ）、〜）に示すメタライズを施したセラミック基
板６および金属基板７にスクリーン印刷によりクリーム
状はんだＮ９を被着する。
図を引用して本発明の一実施例について説明する。第６
図（ａ）、〜）に示すメタライズを施したセラミック基
板６および金属基板７にスクリーン印刷によりクリーム
状はんだＮ９を被着する。
印刷される領域は、セラミック基板６では半導体素子の
金属電極板がはんだ付けされる領域、金属基板７ではセ
ラミック基板６のはんだ付けする領域である。これらを
第１図に示すように二つの治具１４ 、１５に組入れ、
さらにセラミック板６のクリーム状はんだ層９の領域の
上に金属電極板１が接触するように半導体素子を組入れ
る。
金属電極板がはんだ付けされる領域、金属基板７ではセ
ラミック基板６のはんだ付けする領域である。これらを
第１図に示すように二つの治具１４ 、１５に組入れ、
さらにセラミック板６のクリーム状はんだ層９の領域の
上に金属電極板１が接触するように半導体素子を組入れ
る。
このように各部品を組入れた治具１４．１５を真空炉に
入れて加熱する。第７図は真空炉中のはんだ付はプロセ
スを示す、実′ＩＪＡ８１は温度、 １１Ｍ８２は真空
度を示し、８３は炉内温度である０時点Ａで真空炉の扉
を開いて治具１４．１５を入れ、炉内の熱板の上に載せ
る０時点Ｂにおいて真空炉の扉を閉じ、真空ポンプによ
つて真空引きをはじめる。真空炉内は時点Ｃにおいて真
空度１０−１気圧に到達する。
入れて加熱する。第７図は真空炉中のはんだ付はプロセ
スを示す、実′ＩＪＡ８１は温度、 １１Ｍ８２は真空
度を示し、８３は炉内温度である０時点Ａで真空炉の扉
を開いて治具１４．１５を入れ、炉内の熱板の上に載せ
る０時点Ｂにおいて真空炉の扉を閉じ、真空ポンプによ
つて真空引きをはじめる。真空炉内は時点Ｃにおいて真
空度１０−１気圧に到達する。
この時点Ｃが治具内の部品の温度がはんだの融点１８３
℃に達するよりも以前であることが重要である。それに
よりはんだの溶融特にはんだより出る空気またはフォー
ミングガスなどを排気し、巣を防止するためである。時
点りで部品の温度がはんだの融点を超え一定の温度に達
し、設定した時間の時点Ｅで真空ポンプが停止するとと
もに窒素ガスが封入するので、時点Ｆで真空炉の中は大
気、圧となる０時点Ｅで治具は熱板から浮き上がり、窒
素の封入によって部品は冷却されはんだは凝固し、凝固
点以下の温度の時点Ｇで真空炉より取り出し、大気中で
放置冷却することによってはんだ付けが完了する０時点
Ａから時点Ｇまでは８〜９分要するのみである。
℃に達するよりも以前であることが重要である。それに
よりはんだの溶融特にはんだより出る空気またはフォー
ミングガスなどを排気し、巣を防止するためである。時
点りで部品の温度がはんだの融点を超え一定の温度に達
し、設定した時間の時点Ｅで真空ポンプが停止するとと
もに窒素ガスが封入するので、時点Ｆで真空炉の中は大
気、圧となる０時点Ｅで治具は熱板から浮き上がり、窒
素の封入によって部品は冷却されはんだは凝固し、凝固
点以下の温度の時点Ｇで真空炉より取り出し、大気中で
放置冷却することによってはんだ付けが完了する０時点
Ａから時点Ｇまでは８〜９分要するのみである。
（発明の効果）
本発明によれば、複数の半導体素子をメタライズを施し
たセラミック板を介して金属放熱板の上に固着する際、
はんだ付けすべき領域に予めクリーム状はんだを印刷し
、真空中で加熱することにより、金属放熱板とセラミン
ク板との間の大面積のはんだ付け、各素子の電極板とセ
ラミック板との均一なはんだ付けが１！錘を用いなくて
も可能となり、多数の半導体素子を複合した半導体装置
を従来の１７３の工数で製造することができた。
たセラミック板を介して金属放熱板の上に固着する際、
はんだ付けすべき領域に予めクリーム状はんだを印刷し
、真空中で加熱することにより、金属放熱板とセラミン
ク板との間の大面積のはんだ付け、各素子の電極板とセ
ラミック板との均一なはんだ付けが１！錘を用いなくて
も可能となり、多数の半導体素子を複合した半導体装置
を従来の１７３の工数で製造することができた。
第１図は本発明の一実施例のはんだ付工程の治具の断面
図、第２図（ａ）、（１））は単一半導体素子でｔａ＋
ははんだ付は工程時の断面図、（ｂｌははんだ付は後の
断面図、第３図は従来の複合半導体装置のはんだ付は工
程時の断面図、第４図は第３図の工程において生ずるは
んだ付けの不良を示す平面図、第５図（ａｌ〜＋ｃ＋は
従来の改良されたはんだ付は工程を示し、（ａｌ、（ｂ
）はそれぞれ予備はんだを施したセラミック板および金
属基板の平面図、（Ｃ１ははんだ付は作業時の正面図、
第６図（ａ）、（至））は第１図に示した治具に入れる
前のセラミンク板および金属基板の平面図、第７図は本
発明の一実施例のはんだ付は工程の温度および真空度の
経過を示す線図である。 １：半導体素子金属電橋板、３：Ｓｉチップ、４：上部
電極、６：セラミック板、７：金属基板、９：クリーム
状はんだ層、１４．１５：治具。 第２図 第３図 第４図
図、第２図（ａ）、（１））は単一半導体素子でｔａ＋
ははんだ付は工程時の断面図、（ｂｌははんだ付は後の
断面図、第３図は従来の複合半導体装置のはんだ付は工
程時の断面図、第４図は第３図の工程において生ずるは
んだ付けの不良を示す平面図、第５図（ａｌ〜＋ｃ＋は
従来の改良されたはんだ付は工程を示し、（ａｌ、（ｂ
）はそれぞれ予備はんだを施したセラミック板および金
属基板の平面図、（Ｃ１ははんだ付は作業時の正面図、
第６図（ａ）、（至））は第１図に示した治具に入れる
前のセラミンク板および金属基板の平面図、第７図は本
発明の一実施例のはんだ付は工程の温度および真空度の
経過を示す線図である。 １：半導体素子金属電橋板、３：Ｓｉチップ、４：上部
電極、６：セラミック板、７：金属基板、９：クリーム
状はんだ層、１４．１５：治具。 第２図 第３図 第４図
Claims (1)
- １）金属放熱板上に絶縁板を介して金属電極板を有する
半導体素子の複数個を固着し組立てる際に、絶縁板とし
て両面にメタライズを施したセラミック板を用い、金属
放熱板の絶縁板との固着領域および絶縁板の各素子の電
極板との固着領域に予めクリーム状はんだを印刷したの
ち金属放熱板、絶縁板、半導体素子を積重ね、真空中で
加熱することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1118688A JPH01185928A (ja) | 1988-01-21 | 1988-01-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1118688A JPH01185928A (ja) | 1988-01-21 | 1988-01-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01185928A true JPH01185928A (ja) | 1989-07-25 |
Family
ID=11771038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1118688A Pending JPH01185928A (ja) | 1988-01-21 | 1988-01-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01185928A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5145980A (en) * | 1974-10-17 | 1976-04-19 | Matsushita Electronics Corp | Handotaisochino seizohoho |
| JPS53109477A (en) * | 1977-03-07 | 1978-09-25 | Toshiba Corp | Mounting method of semiconductor element |
| JPS5848926A (ja) * | 1981-09-18 | 1983-03-23 | Hitachi Ltd | 絶縁型半導体装置 |
| JPS61220345A (ja) * | 1985-03-26 | 1986-09-30 | Nec Kansai Ltd | 半導体装置の製造方法 |
-
1988
- 1988-01-21 JP JP1118688A patent/JPH01185928A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5145980A (en) * | 1974-10-17 | 1976-04-19 | Matsushita Electronics Corp | Handotaisochino seizohoho |
| JPS53109477A (en) * | 1977-03-07 | 1978-09-25 | Toshiba Corp | Mounting method of semiconductor element |
| JPS5848926A (ja) * | 1981-09-18 | 1983-03-23 | Hitachi Ltd | 絶縁型半導体装置 |
| JPS61220345A (ja) * | 1985-03-26 | 1986-09-30 | Nec Kansai Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8021920B2 (en) | Method for producing a metal-ceramic substrate for electric circuits on modules | |
| JPS62254439A (ja) | 大面積の電力用電子デバイスを基板上に固定する方法 | |
| US11373924B2 (en) | Power module having heat dissipation structure | |
| US4256533A (en) | Method of constructing layered glass display panels | |
| CN111566807A (zh) | 功率模块用基板的制造方法及陶瓷-铜接合体 | |
| JPH01185928A (ja) | 半導体装置の製造方法 | |
| JPH0351119B2 (ja) | ||
| JPH04295065A (ja) | セラミック−金属接合体の製造方法 | |
| JPH0447461B2 (ja) | ||
| KR20220133559A (ko) | 파워모듈 및 그 제조방법 | |
| JPS5853838A (ja) | 半導体装置 | |
| JP7561969B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2558574B2 (ja) | 半導体装置 | |
| JPH04287952A (ja) | 複合絶縁基板およびそれを用いた半導体装置 | |
| JP7424145B2 (ja) | 絶縁回路基板 | |
| JPS61245555A (ja) | 半導体用端子接続構体 | |
| JP2674336B2 (ja) | パワー用混成集積回路の製造方法 | |
| JP2024120482A (ja) | 半導体装置および製造方法 | |
| JPH0779110B2 (ja) | シリコンウェハとガラス基板の陽極接合法 | |
| JP3106825B2 (ja) | 平板電極の積層接合方法 | |
| KR20230148113A (ko) | 반도체 디바이스 어셈블리 | |
| JP3975862B2 (ja) | パワーモジュール用基板及びその製造方法 | |
| JPH09213230A (ja) | 電極板と金属埋め込みセラミックスとの接合体およびその製造方法 | |
| JPH0376578B2 (ja) | ||
| JPH03112638A (ja) | 直接結合された対称型金属積層物／基板構造物 |