JPH01185970A - 電荷転送装置及びその製造方法 - Google Patents

電荷転送装置及びその製造方法

Info

Publication number
JPH01185970A
JPH01185970A JP1164188A JP1164188A JPH01185970A JP H01185970 A JPH01185970 A JP H01185970A JP 1164188 A JP1164188 A JP 1164188A JP 1164188 A JP1164188 A JP 1164188A JP H01185970 A JPH01185970 A JP H01185970A
Authority
JP
Japan
Prior art keywords
charge transfer
electrode
gate
region
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1164188A
Other languages
English (en)
Inventor
Yukio Kinoshita
幸男 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1164188A priority Critical patent/JPH01185970A/ja
Publication of JPH01185970A publication Critical patent/JPH01185970A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はMONO3(金属−酸化膜一窒化膜一酸化膜一
半導体)構造の電荷転送部と、MOS(金属−酸化膜一
半導体)構造の周辺回路部を同一基板上に有する例えば
CCD (電荷結合素子)等の電荷転送装置とその製造
方法に関するものである。
〔発明の概要〕
本発明は、MONO3構造の電荷転送部とMO8構造の
周辺回路部を有する電荷転送装置において、浮遊拡散領
域に隣接する電極をMO3構造とすることにより、その
ポテンシャルシフトを軽減するものである。また更に本
発明は、上記電荷転送装置の製造方法において、第1の
電極層を用いながら、浮遊拡散領域に隣接する電極が形
成される領域の窒化膜を選択的に除去し、第2のt8i
層を形成することにより、浮遊拡散領域に隣接する電極
の構造をMO3構造とするものである。
〔従来の技術〕
一般に、CCD (電荷結合素子)等の電荷転送装置は
、電荷を所要のクロック信号にて転送する電荷転送部と
、入出カバソファ回路等の周辺回路が設けられる周辺回
路部とが形成される。上記電荷転送部は、複数の電極層
が交互に並べられて形成されており、その終端部には、
出力ゲートが設けられ、その出力ゲートに隣接して浮遊
拡散領域(フローティングデイフュージョン)が設けら
れる。そして、浮遊拡散領域には、プリチャージゲート
(リセットゲート)が設けられ、出力信号は浮遊拡散領
域から出カバソファ等を介して取り出される。
ところで、そのような構造を有する電荷転送装置におい
て、その電荷転送部を所謂ピンホール現象(酸化膜の一
部で局所的に!荷が注入する現象)防止等のために酸化
膜及び窒化膜を積層したMOSO3構造とし、出力MO
3)ランジスタ等が形成される周辺回路部をMO3構造
とするものがある。
〔発明が解決しようとする課題〕
ところが、複数の電荷転送用電極の終端部に設けられる
出力ゲートやプリチャージゲートを、電荷転送用電極と
同様にMOSO3構造とした場合では、その出力回路の
ダイナミックレンジが低下するという問題が生ずる。
すなわち、出力ゲートやプリチャージゲートをMOSO
3構造とした場合では、その窒化膜等にtrrIがトラ
ップされ、そのポテンシャルがシフトして闇値電圧■い
等がばらつくことがある。その製造上のばらつきの結果
、ダイナミックレンジが低下することとなる。
そこで、本発明は上述の技術的なyA題に鑑み、浮遊拡
散領域に隣接する出力ゲートやプリチャージゲートの闇
値電圧■いのばらつき等を防止して、所謂ピンホール現
象を防止すると共にダイナミックレンジを大きくするよ
うな電荷転送装置を提供することを目的とする。また、
さらに本発明は、その電荷転送装置を容易に製造するな
・めの製造方法を提供することを目的とする。
〔課題を解決するための手段〕
上記目的を解決するために、本発明の電荷転送装置では
、積層された酸化膜及び窒化股上に多層の電極層からな
る電荷転送用電極を形成する電荷転送部と、酸化膜上に
電極層を形成する周辺回路部を有する電荷転送装置にお
いて、上記電荷転送部の浮遊拡散領域に隣接する電極が
MO3構造とされることを特徴としている。上記浮遊拡
散領域に隣接する電極は例えば出力ゲート及びプリチャ
ージゲートであり、電荷転送装置としては光電変換部を
形成した固体逼像装置を含み、その−次元。
二次元を問わない。
また、本発明のi荷転送装置の製造方法は、まず、基板
上に酸化膜及び窒化膜を積層し、電荷転送部となる領域
に第1の電極層を形成する。ここで、酸化膜及び窒化膜
の積層は、酸化膜上に窒化膜を形成し、その窒化膜上に
酸化膜を形成するものとすることができる0次に、上記
第1の電極層をマスクの一部として上記窒化膜を選択的
に除去し、電荷転送用電極が形成される領域のみに上記
窒化膜を残す、そして、第2の電極層を形成することに
より、電荷転送用電極の一部3周辺回路部のゲート電極
および浮遊拡散領域に隣接する電極を形成する。
〔作用〕
上記浮遊拡散領域に隣接する電極をMO3構造とするこ
とで、ゲート絶縁膜に窒化膜が存在しないため、電荷の
トラップ等の現象が抑えられ、閾値電圧■いρ変動等が
小さくなる。また、電荷転送用電極の一部を構成する第
1の電極層をマスクの一部とすることにより、電荷転送
用電極が形成される領域のみに窒化膜が残存し、第2の
ti層を形成することで、浮遊拡散領域に隣接する電極
及び周辺回路部のゲート電極は、窒化膜のない領域に形
成されてMO3構造となる。
〔実施例〕
本発明の好適な実施例を図面を参照しながら説明する。
第1の実施例 本実施例は固体撮像素子としてのCCD0例であり、第
1図に示すように、電荷転送部の終端部をその要部とす
るものである。
その構造は、電荷転送部1と周辺回路部2とからなり、
同一の半導体基板(P型シリコン基板)を分けて図示し
たa+13a、3b上にそれぞれ各構成素子を形成して
いる。上記基板3aでは、第1の電極層よりなる第1I
!荷転送用電極10.1Orと、第2の電極層よりなる
第2電荷転送用電極11とが、所定の寸法で交互に並べ
られて形成されている。このように形成される上記第1
及び第2′c1荷転送電Jil 0. 1 Of、  
1 lニハ、ツレぞれ転送用信号Φ1若しくはΦ2が供
給される。
これら第1及び第2電荷転送電極10.1Of。
11の下部のゲート絶縁膜は、酸化膜4.窒化膜5、f
a化膜6を積層して形成されている。すなわち、これら
各層4〜6により、第1及び第2電荷転送’4hlo、
  1ot、ttは、MONO3構造とされ、所謂ピン
ホール現象を防止することができる構造になっている。
その酸化膜4の下の上記基板3aの表面には、転送用の
ポテンシャルを得るための不純物領域13.14が形成
され、高濃度不純物領域であるN゛型の不純物領域13
が第11を荷転送用電極10.1Ofの下部に形成され
、低濃度不純物領域であるN−型の不純物領域14が第
2電荷転送用電極11の下部に形成されている。なお、
両電極間の絶縁膜についてはその図示を省略している。
同じ基板3aの上記1i荷転送用電極10.11が形成
される領域の終端部には、第2の電極層を用いた出力ゲ
ート7が形成されている。この出力ゲート7の位置は、
第1電荷転送用電極の最終段の電極10fに隣接する位
置であり、この電極10rと対向する位置には該出力ゲ
ート7を挟んで浮遊拡散領域9が形成されている。そし
て、その出力ゲート7のゲートの構造は、窒化膜5が除
去された酸化膜4上に直接的に電極が形成される構造と
なり、MO3構造となっている。この出力ゲート7には
電圧■。。が供給される。
その出力ゲート7に隣接した領域には、出力信号を出力
バッファ17を介して出力するための浮遊拡散領域9が
形成されている。この浮遊拡散領域9はN゛型の高濃度
不純物領域である。この浮遊拡散領域9は、上記基板3
aの主面に臨み、出力ゲート7の下部がチャンネル領域
となって、転送されてきた電荷が蓄積する。
その浮遊拡散領域9に隣接した領域には、該浮遊拡散領
域9を挟んで上記出力ゲート7と対向する位置にプリチ
ャージゲート8が形成されている。
このプリチャージゲート8も上記出力ゲート7と同様に
第2の電極層を用いて形成され、例えばリセット(プリ
チャージ)用のリセットパルス信号Φ、が供給される。
このプリチャージゲート8は、上記酸化膜4上に形成さ
れてMO3構造となっている。このため後述するように
出力ゲート7と同様に闇値電圧Vいの変動を抑えること
ができることになる。そのプリチャージゲート8の上記
浮遊拡散領域9に対向する領域には、不純物領域15が
形成され、この不純物領域15には所定の電圧(例えば
電源電圧Vdd)が印加される。
また、上記基Fiab上には、酸化膜4が形成され、そ
の酸化M4上には、第2の電極層からなる周辺回路のゲ
ー)iti12が形成されている。そして、そのゲート
電極12に隣接するように、ソース・ドレイン領域とな
る不純物領域16が形成されている。なお、周辺回路部
2には、Nウェル等を設けることもでき、CMO3型に
することも可能である。また、素子分離領域等は図中省
略している。
第2図は、このような構造を有する本実施例の1i荷転
送装置の要部の平面図であり、そのI−1線断面が第1
図の基板3aの部分に該当する。
第2図に示すように、電荷の転送される不純物領域13
.14上には、転送する方向に交互に並んで略矩形状の
電荷転送用電極10.1Of、11が形成されており、
その終端部には出力ゲート7が形成されている。その出
力ゲート7に隣接するように、図中斜線を付した領域で
示す浮遊拡散領域9が設けられている。この浮遊拡散領
域9は、不純物領域13.14よりもその幅が狭くされ
ている。浮遊拡散領域9の上記出力ゲート7と対向する
側には、プリチャージゲート8が形成されている。そし
て、第2図中、−点鎖線で示す領域は、例えば窒化膜の
除去のためのマスクの開口部であり、その−点鎖線に沿
って窒化膜を選択的に除去することで、上記出力ゲート
7及びプリチャージゲート8では、MO3構造となる。
この場合に第1電荷転送電極10fは窒化膜除去のマス
クの一部として機能し得る。
このように本実施例の電荷転送装置では、出力ゲート7
及びプリチャージゲート8がMO3構造とされることか
ら、闇値電圧Vtk等の変動が抑制され、出力回路のダ
イナミックレンジを拡げることができる。また、同時に
電荷転送装置i10゜1Of、11の下部には窒化膜5
が形成され、所謂ピンホール現象・も抑えることができ
る。
第2の実施例 本実施例は、上述の電荷転送装置を製造する方法にかか
るものである。以下、その製造工程に従って、第3図a
〜第3図eを参照しながら説明する。
+a+  まず、第3図aに示すように、P型のシリコ
ン基板である基板31a、31b上に酸化膜32を形成
する。ここで、基板31a、31bは同一基板を分けて
示したものであり、最終的に基板31a側が電荷転送部
として機能し、基板31b側が周辺回路部として機能す
る。上記酸化膜32上には窒化膜33が形成される。こ
の窒化WJ33上には所謂ナイトライド酸化によって酸
化膜34が形成される。なお、基板31a側には、電荷
転送用電極が形成される領域に亘り高濃度に不純物が導
入され、N゛型の不純物領域40が形成される。
このN゛型の不純物領域40は、電荷転送のポテンシャ
ル(ストレージ部分)を形成する。
このように、全面が酸化膜32.窒化膜33゜酸化膜3
4の積層構造とされたところで、さらに全面に例えば多
結晶シリコン層からなる第1の電極層を形成し、その第
1の電極層をパターニングして第1電荷転送用電掻35
.35fを得る。
(bl  第1電倚転送用電極35,35fを形成した
後、第3図すに示すように、レジスト層36を選択的に
形成する。レジスト層36の端部は終端部の第1電荷転
送用電極35「の上部にすることができ、このようにす
ることで、その第1t荷転送用電極35fがマスクの一
部として機能し、該第1電倚転送用電極35fとセルフ
ァラインでの窒化膜33の除去が可能となる。
次に、選択的な酸化膜34及び窒化膜33の除去を行う
。そのマスクは上記レジスト層36及び上記露出した部
分の第1電荷転送用電極35fである。従って、その第
1 T4荷転送用電135fの終端側から整合的に窒化
膜33及び酸化膜34が除去されることになる。また、
このとき同時に、周辺回路部となる基板31b上でも窒
化膜33及び酸化膜34が除去され、最終的にはMO3
構造をとることができる。
tc)  次に、第3図Cに示すように、第1電荷転送
電極35.35f間の領域に、所要のイオン注入を行う
。すなわち、初めに全面にレジスト層37が形成され、
第2電荷転送電極が形成される領域で該レジスト層37
が開口される。その開口部の端部は上述のレジスト層3
6と同様に第1電荷転送用電極35fの上部とすること
ができる。そして、P型の不純物(例えばB”、BF2
”等)を用いて、イオン注入を行う、すると、上記第1
電荷転送電極35.35f間の領域にセルファラインで
、上記不純物が打ち込まれることになり、第1電荷転送
電極35.35f間の領域では、不純物領域40のN゛
型の導電型が多少打ち消されてN−型の不純物領域41
となる。このN−型の不鈍物領域41は、不純物$■域
40に隣接して電荷転送のポテンシャル(トランスファ
部分)を形成することになる。
tdl  上記レジスト層37の除去後、全面に第2の
電極層を形成し、その電極層をパターニングして第3図
dに示すような各電極を得る。パターン形成される各T
r、hは、第2電荷転送用電If!42、出力ゲート3
8.プリチャージゲート39および周辺回路のゲート電
極43である。第2電荷転送用電極42は、各第1電荷
転送用電極35.35rの間の酸化膜35上に接し、マ
ージン確保のためにその一部が該第1電荷転送用電極3
5.35fの端部に重複するように形成される。なお、
図中層間絶縁層は省略している。出力ゲート38は、上
記電荷転送用電極の終端部に位置する第1電荷転送用電
極35fに隣接して形成され、窒化膜33は上記第1電
荷転送用ti34Mの端部までしか形成されていないた
めに、主に出力ゲート38は酸化膜32上に形成されて
MO3構造となる。
プリチャージゲート39は、上記出力ゲート38から所
定の間隔をあけて配置され、直接酸化膜32上に形成さ
れることから、同様にMO3構造となる。そして、周辺
回路のゲート電極43は、基板31b上の酸化膜32上
に形成されるため、同様にMO3構造をとることになる
tel  このように第2の電極層を形成したところで
、第3図eに示すように、イオン注入を行う。このイオ
ン注入では、リン、砒素等のN型の不純物を打ち込む。
すると、上記出力ゲート38に隣接し、且つ上記プリチ
ャージゲート39に隣接して浮遊拡散領域窒化膜44が
形成され、さらにリセット用の不純物領域45がプリチ
ャージゲート39に隣接して形成される。また、周辺回
路部ではゲート電極43に隣接してソース・ドレイン領
域46が形成される。以後、所定の配線等を施して電荷
転送装置を完成する。
本実施例の電荷転送装置の製造方法では、浮遊拡散領域
に隣接する電極としての出力ゲートやプリチャージゲー
トがMO3構造とされる電荷転送装置を容易に製造する
ことができ、特に終端部の第1電荷転送用電極35fを
用いて、セルファラインで窒化膜33を除去することが
でき、闇値電圧■い等の変動を十分に抑えることができ
る。また、窒化膜の除去工程は1度であり、周辺回路の
電極等も第2の電極層などを用いて形成することができ
、その工程が簡略化されたものとなる。
なお、電極層は第1.第2に限定されず、さらに多層で
あっても良い。
また、本発明の電荷転送装置の製造方法は、上述の実施
例に限定されず、その要旨を逸脱しない範囲での種々の
変更が可能である。
〔発明の効果〕
本発明の電荷転送装置は、出力ゲートやプリチャージゲ
ート等の浮遊拡散領域に隣接する電極がMO3構造とさ
れることから、閾(i7:1圧■5.の変動等の製造上
のばらつきを抑え、出力回路のダンナミックレンジを拡
げることができる。また、これと同時に、電荷転送部の
電荷転送用電極が形成される領域では、その構造がMO
NO3構造とされるため、所謂ピンホール現象を抑制す
ることができる。
また、本発明の電荷転送装置の製造方法では、上述の電
荷転送装置を簡略した工程で製造することができ、窒化
膜はセルファラインで除去することが可能である。
【図面の簡単な説明】 第1図は本発明の電荷転送装置の一例の要部の断面図、
第2図はその平面図、第3図a〜第3図eは本発明の電
荷転送装置の製造方法をその工程に従って説明するため
のそれぞれ工程断面図である。 1・・・電荷転送部 2・・・周辺回路部 4.32.6.34・・・酸化膜 5.33・・・窒化膜 7.38・・・出力ゲート 8.39・・・プリチャージゲート 9.44・・・浮遊拡散領域 10.1Of、35.35f、、、第11を荷転送用電
極 11.42・・・第2電荷転送用電極 特許出願人   ソニー株式会社 代理人弁理士 小泡 晃(他2名)

Claims (3)

    【特許請求の範囲】
  1. (1)積層された酸化膜及び窒化膜上に多層の電極層か
    らなる電荷転送用電極を形成する電荷転送部と、酸化膜
    上に電極層を形成する周辺回路部を有する電荷転送装置
    において、上記電荷転送部の浮遊拡散領域に隣接する電
    極がMOS構造とされることを特徴とする電荷転送装置
  2. (2)上記浮遊拡散領域に隣接する電極は、出力ゲート
    及びプリチャージゲートである請求項(1)記載の電荷
    転送装置。
  3. (3)基板上に酸化膜及び窒化膜を積層し、電荷転送部
    となる領域に第1の電極層を形成する工程と、上記第1
    の電極層をマスクの一部として上記窒化膜を選択的に除
    去し、電荷転送用電極が形成される領域のみに上記窒化
    膜を残す工程と、第2の電極層を形成することにより、
    電荷転送用電極の一部、周辺回路部のゲート電極および
    浮遊拡散領域に隣接する電極を形成する工程とを有する
    ことを特徴とする電荷転送装置の製造方法。
JP1164188A 1988-01-21 1988-01-21 電荷転送装置及びその製造方法 Pending JPH01185970A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1164188A JPH01185970A (ja) 1988-01-21 1988-01-21 電荷転送装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1164188A JPH01185970A (ja) 1988-01-21 1988-01-21 電荷転送装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH01185970A true JPH01185970A (ja) 1989-07-25

Family

ID=11783575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1164188A Pending JPH01185970A (ja) 1988-01-21 1988-01-21 電荷転送装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH01185970A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04364048A (ja) * 1991-06-11 1992-12-16 Nec Corp 電荷検出装置
US5189499A (en) * 1990-02-21 1993-02-23 Sony Corporation Charge-coupled device and process of fabrication thereof
US5198880A (en) * 1989-06-22 1993-03-30 Kabushiki Kaisha Toshiba Semiconductor integrated circuit and method of making the same
US5241198A (en) * 1990-11-26 1993-08-31 Matsushita Electronics Corporation Charge-coupled device and solid-state imaging device
US5306932A (en) * 1989-07-21 1994-04-26 Nec Corporation Charge transfer device provided with improved output structure
JPH07161969A (ja) * 1993-12-10 1995-06-23 Matsushita Electric Ind Co Ltd 電荷検出装置及びその駆動装置
US6465819B2 (en) 1998-08-25 2002-10-15 Nec Corporation Solid state imaging apparatus with transistors having different gate insulating film thickness and manufacturing method for the same
US6472255B1 (en) 1998-02-04 2002-10-29 Nec Corporation Solid-state imaging device and method of its production
WO2006106699A1 (en) * 2005-03-31 2006-10-12 Matsushita Electric Industrial Co., Ltd. Manufacturing method of solid-state imaging device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198880A (en) * 1989-06-22 1993-03-30 Kabushiki Kaisha Toshiba Semiconductor integrated circuit and method of making the same
US5306932A (en) * 1989-07-21 1994-04-26 Nec Corporation Charge transfer device provided with improved output structure
US5189499A (en) * 1990-02-21 1993-02-23 Sony Corporation Charge-coupled device and process of fabrication thereof
US5241198A (en) * 1990-11-26 1993-08-31 Matsushita Electronics Corporation Charge-coupled device and solid-state imaging device
JPH04364048A (ja) * 1991-06-11 1992-12-16 Nec Corp 電荷検出装置
JPH07161969A (ja) * 1993-12-10 1995-06-23 Matsushita Electric Ind Co Ltd 電荷検出装置及びその駆動装置
US6472255B1 (en) 1998-02-04 2002-10-29 Nec Corporation Solid-state imaging device and method of its production
US6465819B2 (en) 1998-08-25 2002-10-15 Nec Corporation Solid state imaging apparatus with transistors having different gate insulating film thickness and manufacturing method for the same
WO2006106699A1 (en) * 2005-03-31 2006-10-12 Matsushita Electric Industrial Co., Ltd. Manufacturing method of solid-state imaging device
US7585694B2 (en) 2005-03-31 2009-09-08 Panasonic Corporation Manufacturing method of solid-state imaging device

Similar Documents

Publication Publication Date Title
JP4976273B2 (ja) シーモスイメージセンサ及びその製造方法
KR101053323B1 (ko) 반도체 장치와 그 제조 방법, 및 전자 기기
JPH11274454A (ja) 固体撮像装置及びその形成方法
EP0492144A2 (en) Charge-coupled device and solid-state imaging device
JP2991489B2 (ja) 半導体装置
JP2004055590A (ja) 固体撮像素子
KR101106407B1 (ko) 고체 촬상 장치 및 고체 촬상 장치의 제조 방법
KR20010039661A (ko) 광전변환장치 및 그의 제조방법
KR20000017459A (ko) 고체촬상장치 및 그 제조방법
KR100336934B1 (ko) 다른 게이트 절연막 두께를 갖는 트랜지스터를 사용하는 고체촬상장치 및 그 제조방법
CN100466278C (zh) Cmos图像传感器及其制造方法
JP2004165479A (ja) 固体撮像素子及びその製造方法
JP2996567B2 (ja) 固体撮像素子の製造方法
US20010042818A1 (en) Solid-state image pickup device and method for fabricating the same
JPH03227566A (ja) 半導体装置の製造方法
JPH02278874A (ja) 固体撮像素子及びその製造方法
KR100215882B1 (ko) 고체촬상소자 제조방법
KR100218277B1 (ko) 씨씨디 고체촬상소자의 구조 및 그 제조방법
JP2004140258A (ja) 固体撮像素子及びその製造方法
JPH0465133A (ja) 電荷結合装置
JPH03259570A (ja) 電荷転送素子およびその製造方法
JPH0394464A (ja) 半導体装置
JP2867469B2 (ja) 電荷転送装置及びその製造方法
JPH04155842A (ja) 電荷転送装置の製造方法
KR100706802B1 (ko) 이미지 센서 및 그 형성 방법