JPH07161969A

JPH07161969A - 電荷検出装置及びその駆動装置

Info

Publication number: JPH07161969A
Application number: JP5310439A
Authority: JP
Inventors: Hiromasa Funakoshi; 裕正船越
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1993-12-10
Filing date: 1993-12-10
Publication date: 1995-06-23

Abstract

(57)【要約】【目的】ＦＧＡ（フローティング・ゲート・アンプ）
の電荷検出部下の寄生容量を増加させることにより、電
荷検出装置の高感度化を図る。またリーク電流によるＦ
Ｇ電位変動を補正し、安定した出力信号が得られるよう
にする。【構成】ゲート酸化膜の実効的な厚さが、画素部より
も、電荷検出部及びソースフォロワ部の方を薄く構成す
る。ＯＮＯ構造からなるゲート酸化膜形成後、ＦＧ30、
リセットゲートＲＧ98及びソースフォロワに相当する部
分のみ除去し、その後酸化膜34を形成する。その後アウ
トプットゲートＯＧ97、ＦＧ30、ＲＧ98を形成する。こ
の時、酸化膜34の実効的厚みは、ＯＮＯ構造をとるゲー
ト酸化膜より薄く形成するため、ＦＧ30と信号電荷Ｑ間
の寄生容量Ｃ11は以前より増加して電荷検出感度が向上
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電荷結合素子（以下ＣＣ
Ｄ）において、電荷電圧変換を行う電荷検出装置及びそ
の駆動装置に関するものである。

【０００２】

【従来の技術】ＣＣＤにおいては信号電荷を低雑音検出
及び増幅することが要求される。ＣＣＤの電荷検出装置
の代表的なものとしては、フローティング・ディフュー
ジョン・アンプ（Floating Diffusion Amplifier 以下
ＦＤＡと略記）とフローティング・ゲート・アンプ（Fl
oating Gate Amplifier 以下ＦＧＡと略記）があった。
ＦＤＡは最も普及しているものであり、図９にＦＤＡを
用いた従来のＣＣＤ装置の全体構成を示す。フォトダイ
オード（ＰＤ）90に入射した光子は、電荷に変換されＰ
Ｄ90内に蓄積される。一定時間後、信号電荷はＶＣＣＤ
91に読み出され、ＨＣＣＤ92を経てＦＤＡ93に入力さ
れ、電圧として検出される。このようなＦＤＡでは、リ
セット雑音が発生するという問題があった。一方ＦＧＡ
には、非破壊でリセット雑音のない増幅器を実現可能で
あるという特徴があった。

【０００３】ＦＧＡに関しては、アイ・エス・エス・シ
ー・シー、ダイジェスト・オブ・テクニカルペーパーズ
（1973年）の154頁−155頁（ISSCC Digest of Technica
l Papers(1973)PP.154-155）に発表されている。また、
アール・シー・エー・レビュー36(1975年、９月)の566
頁から593頁（RCA REVIEW 36(SEPTEMBER,1975)P.566-59
3）には、ＦＤＡ、ＦＧＡについて記載されている。

【０００４】図１０は従来のＦＧＡの寄生容量を示す図
であり、フローティングゲート（ＦＧ）95下に信号電荷
Ｑが入力した場合の断面の形状を示している。Si基板上
にゲート酸化膜96をはさんで、ポリシリコンによってＦ
Ｇ95が形成される。SiO₂で絶縁膜を形成後、アルミニウ
ムやタングステンによってバイアスゲート94が形成され
る。この時Ｃ１は信号電荷ＱとＦＧ95間容量、Ｃ２はＦ
Ｇ95とＢＧ94間容量、Ｃ３は信号電荷ＱとＰ型基板間の
空乏層容量、Ｃ４はＦＧ95とP+領域（チャンネル・スト
ッパとして機能）間容量、Ｃ５はＭＯＳトランジスタ
（以下Ｔｒと略記）の入力容量である。ＭＯＳＴｒはソ
ースフォロワ（図示せず）を構成し、信号電圧を低出力
インピーダンスに変換して出力する。つまりＦＧ95は電
荷検出用ゲートと初段Ｔｒのゲートを兼ねたことにな
る。このような寄生容量が存在した状態で、ＦＧ95下に
信号電荷Ｑが入力された場合、ＦＧ95には（１）式にし
たがってΔＶだけの電圧変化が現れる。

【０００５】 ΔＶ＝Ｑ／（C2＋C4＋C5＋C3（C1＋C2＋C4＋C5）／C1）・・・ (1) ＦＧ95の動作点電位は、ＢＧ94の電位を設定することに
より決められる。以上説明したＦＧＡは、図９のＦＤＡ
93に置き換わって動作するものである。

【０００６】

【発明が解決しようとする課題】しかしながら上述した
ＦＧＡを備えた従来の電荷検出装置では、電荷検出感度
が低いという課題があった。（１）式から考えれば、Ｃ
１が大きく、Ｃ３が小さいほど検出感度は向上する。し
かしながらＣ１、Ｃ３とも限界が存在するのに加えて、
ＦＧ95をソースフォロワの初段Ｔｒまで伸ばす必要があ
るため、寄生容量を大幅に削減できなかった。さらに実
際のＦＧＡでは、（１）式以上の寄生容量が付加されて
いた。

【０００７】図１１は従来のＦＧＡ周辺の平面図と断面
図であり、ＨＣＣＤ92上に形成されたゲートにφＨ１、
φＨ２が印加されることにより信号電荷が転送される。
信号電荷は、アウトプットゲート（ＯＧ）97を越えてＦ
Ｇ95下に転送され、電荷電圧変換が行われる。ＦＧ95で
検出された信号電荷Ｑは、ＦＤＡと同様に、リセットゲ
ート（ＲＧ）98によって、リセットドレイン（ＲＤ）99
に排出される。図１１より明らかなように、ＦＧ95とＯ
Ｇ97、ＲＧ98がオーバーラップしている。これはφＨ
１、φＨ２が印加されたゲートと同様に、ＦＧ95を配置
したためであり、ＦＧ95とＯＧ97間にＣ６、ＦＧ95とＲ
Ｇ98間にＣ７の容量が新たに付加されている。したがっ
て従来では、ＦＧＡの感度はＦＤＡに比較して４〜５割
低くなっていた。

【０００８】さらに、ＦＧ95はその名のとおり電気的に
フローティング状態であり、ほんの少しでもリーク電流
が存在した場合、ＦＧ95の電位は変動する。この電位変
動がソースフォロワの動作点変動となり、出力信号の変
動となって現れてくる。現状、どのような絶縁膜でもリ
ーク電流を零にするのは不可能であり、特にＦＧ95電位
が高くなるとリーク電流が増加する傾向があった。また
ＢＧ94には、ＦＧ95の動作点を設定するため高圧が印加
されており、特にリーク電流が多く発生した。したがっ
て安定した状態で使用するには、ＦＧ95、ＢＧ94の低圧
化を図るともにリーク電流が発生してもＦＧ95電位を一
定にする必要があった。

【０００９】本発明はかかる点に鑑み、電荷検出感度が
高く、リーク電流の影響をほとんど受けない電荷検出装
置及びその駆動装置を提供することを目的とする。

【００１０】

【課題を解決するための手段】本発明は上記目的を達す
るため、次の各手段により達成される。まず、半導体基
板上に形成され窒化膜を含む第１のゲート酸化膜と、前
記第１のゲート酸化膜を除去した後に形成したSiO₂より
なる第２のゲート酸化膜と、前記第１のゲート酸化膜上
に形成された複数のゲートからなる電荷転送手段と、前
記電荷転送手段より転送される信号電荷を検出する電荷
検出手段と、リセットゲートと、前記電荷検出手段に接
続されたソースフォロワからなり、前記電荷検出手段と
前記リセットゲート及び前記ソースフォロワが前記第２
のゲート酸化膜上に形成されたことを特徴とする。

【００１１】第２は、半導体基板上に形成された複数の
ゲートからなる電荷転送手段と、前記電荷転送手段より
転送される信号電荷を検出するフローティングゲート
と、前記フローティングゲートと交差するとともに絶縁
膜を介して形成されるバイアスゲートからなり、前記フ
ローティングゲートが金属か金属によって裏打ちされた
ポリシリコンであることを特徴とする。

【００１２】第３は、半導体基板上に形成された複数の
ゲートからなる電荷転送手段と、前記電荷転送手段より
転送される信号電荷を検出するフローティングゲート
と、前記フローティングゲートと交差するとともに絶縁
膜を介して形成されるバイアスゲートと、前記フローテ
ィングゲート下に配置されたゲート手段からなり、前記
ゲート手段に前記バイアスゲートと同一の信号を加える
ことを特徴とする。

【００１３】第４は、半導体基板上に形成された複数の
ゲートからなる電荷転送手段と、前記電荷転送手段より
転送される信号電荷を検出するフローティングゲート
と、前記フローティングゲートと交差するとともに絶縁
膜を介して形成されるバイアスゲートからなり、前記フ
ローティングゲートの中央部に高ポテンシャル部を設け
たことを特徴とする。

【００１４】第５は、半導体基板上に形成された複数の
ゲートからなる電荷転送手段と、前記電荷転送手段より
転送される信号電荷を検出する電荷検出手段と、前記電
荷検出手段に存在する信号電荷を排出するリセットドレ
インからなり、前記リセットドレインに前記電荷転送手
段の最終ゲートと同相の信号を加えることにより前記電
荷検出手段から信号電荷を排出する。

【００１５】第６は、半導体基板上に形成された複数の
ゲートからなる電荷転送手段と、前記電荷転送手段より
転送される信号電荷を検出する電荷検出手段と、前記電
荷検出手段の最終ゲートに加える駆動信号振幅を前記電
荷転送段内の他ゲートに加える駆動信号振幅よりも大と
することを特徴とする。

【００１６】第７は、バイアスゲート及びフローティン
グゲートを有する電荷検出装置からの出力信号と、前記
出力信号の一部をサンプルするサンプルホールド手段
と、前記サンプルホールド手段出力に応じて前記バイア
スゲートに加える信号を変化させるバイアスゲート電圧
制御手段からなることを特徴とする。

【００１７】

【作用】本発明は上記した構成により、ＦＧＡの感度向
上を妨げる寄生容量を大幅に削減できる。またリーク電
流が発生しても、バイアスゲート電位を制御することに
よりＦＧ電位をほぼ固定状態で使用できる。

【００１８】

【実施例】以下、本発明の第１の実施例について、図面
を参照しながら説明する。図１は本発明の第１の実施例
におけるＦＧＡ周辺の断面図で、図中、９はフィールド
酸化膜、３０はフローティングゲート（ＦＧ）、３１は
ゲート、３２は窒化膜、３３，３４は酸化膜、９４はバ
イアスゲート（ＢＧ）、９７はアウトプットゲート（Ｏ
Ｇ）、９８はリセットゲート（ＲＧ）、９９はリセット
ドレイン（ＲＤ）である。

【００１９】まず、フローティングゲート30と、アウト
プットゲート97及びリセットゲート98との間に間隙Ｄ
１、Ｄ２を設けたものであり、本出願人が特願平5-1520
56号に記載したものと同等である。これを用いて以下実
施例を詳細に説明する。第１の実施例の特徴はゲート酸
化膜の実効的な厚さを比較した場合、画素部及びＨＣＣ
Ｄ部よりも、電荷検出部、リセットゲート及びソースフ
ォロワ部の方が薄いことにある。

【００２０】図１には図示していないが、窒化膜（Ｓｉ
Ｎ膜）32とＯＧ97との間には薄膜の酸化膜が存在してお
り、窒化膜32、酸化膜（SiO₂膜）33からなる３層構造
（ＯＮＯ構造）によってゲート酸化膜を構成している。
フィールド酸化膜９は熱酸化によって形成されたSiO₂の
厚膜である。ゲート31はソースフォロワの初段Ｔｒに相
当し、ソースフォロワはフィールド酸化膜９によって画
素部と分離されている。

【００２１】第１の実施例ではＯＮＯ構造からなるゲー
ト酸化膜形成後、ＦＧ30、ＲＧ98及びソースフォロワに
相当する部分のみゲート酸化膜を除去し、その後酸化膜
34を形成する。酸化膜34形成後、ポリシリコンを成長さ
せ、ＯＧ97、ＦＧ30、ＲＧ98を形成する。この時、酸化
膜34の実効的厚みは、ＯＮＯ構造をとるゲート酸化膜
（酸化膜33）より薄く形成するため、ＦＧ30と信号電荷
Ｑ間の寄生容量Ｃ11は以前より増加する。つまり図１０
と比較した場合”Ｃ１＜Ｃ11”が成立するため、（１）
式に示すΔＶが上昇し、電荷検出感度が向上する。

【００２２】また、ＲＧ98にはリセットパルスが印加さ
れているが、ゲート酸化膜が薄くなっため（酸化膜3
4）、シリコン表面に加わる電圧は以前より高くなる。
したがってリセットパルス電圧を低くでき、駆動回路
（図示せず）の構成が簡単になる。さらにソースフォロ
ワ（ゲート31のみ図示）においては、各Ｔｒの相互コン
ダクタンスが向上するためゲインが上昇し、結果として
電荷検出感度が向上することになる。第１の実施例では
電荷検出手段としてフローティングゲートで説明した
が、フローティングディフュージョン（浮遊拡散層）で
も同様の効果があるのは言うまでもない。

【００２３】次に本発明の第２の実施例について、図面
を参照しながら説明する。図２は本発明の第２の実施例
におけるＦＧＡ周辺の平面図と断面図である。第２の実
施例の特徴は、電荷検出部を金属もしくは金属で裏打ち
されたポリシリコンで構成したことにある。信号検出部
以外の構成はほぼ第１の実施例と同等であり、信号はＶ
Ｏ37より外部へ出力される。ＦＧＡの信号検出原理は
（従来の技術）で説明した通りであるが、信号検出効率
を高めるには信号電荷Ｑから発生する電気力線をすべて
フローティングゲートにて吸収する必要がある。しかし
ながらポリシリコンでフローティングゲートを構成した
のでは、電気力線のいくらかは通り抜けたりして吸収で
きない。

【００２４】そこで、ＦＧ30とゲート25（初段Ｔｒ）の
コンタクトを取る場合に、コンタクト孔35の大きさをＦ
Ｇ30と同等にしたのが、図２（ａ）、（ｂ）で示す構成
である。図２（ｃ）はポリシリコンで構成していた電荷
検出部（フローティングゲート）を金属（アルミ、タン
グステン等）で構成した他の例であり、ＡＬ36は信号検
出と配線を兼ねている。

【００２５】なお、ゲート25との接続は、従来と同様に
コンタクト孔26を介して行われる。これらの結果、信号
電荷Ｑからの電気力線はほとんど電荷検出部（ＦＧ30、
ＡＬ36）に吸収されることになる。これらの現象は電荷
検出部での寄生容量増加に相当し、（１）式に示したＣ
１の増加を意味する。したがって第２の実施例によって
も、電荷検出感度は向上する。なおポリシリコンの一部
に金属を含むようなポリサイドでフローティングゲート
を構成しても同じ効果が得られることは言うまでもな
い。

【００２６】次に、本発明の第３の実施例について、図
面を参照しながら説明する。図３は本発明の第３の実施
例におけるＦＧＡ周辺の断面図である。第３の実施例の
特徴は、電荷検出部とソースフォロワを結ぶ配線下にバ
イアスゲートもしくはＶＯ37（図２（ａ））と同電位の
ポリシリコンゲートを配したことにある。なお、初段Ｔ
ｒ（ソースフォロワ）の構造は、第２の実施例と同等で
あるため特に図示しない。図３（ａ）では、ポリシリコ
ンで形成されたゲート39を電荷検出部から初段Ｔｒまで
延ばし、同じくゲート39の下にフィールド酸化膜９と、
Ｐ及びＰ+領域を覆うようにゲート40を形成している。
またＢＧ38はゲート39上にアルミにて形成する。

【００２７】ゲート40にＢＧ38と同信号を印加すれば、
ゲート39は同電位の導体に挟まれたことになる。この場
合、フローティング状態にあるゲート39の電位は、従来
例と比較してＢＧ38の電位に近づく。一般的にフローテ
ィングゲートの電位はバイアスゲートよりも低くなると
ともに、ある一定の動作点にフローティングゲートを設
定するため、バイアスゲートには高圧を印加しなければ
ならない。したがって第３の実施例を用いれば、従来よ
りＢＧ38電位にゲート39電位を近づけられるため、ＢＧ
38に印加する電圧を低くできる。その結果リーク電流の
削減が可能となる。

【００２８】また、ゲート40をＶＯ37（図２）に接続し
た場合、ソースフォロワのゲインをＧとすれば、配線容
量Ｃ４（図１０）は（１−Ｇ）倍される。したがって、
寄生容量が削減でき電荷検出感度も向上する。また２層
アルミが使用可能なプロセスであれば、ゲート39の配線
部（電荷検出及び初段Ｔｒ以外の部分）をアルミに置き
換えることが可能であり、さらに寄生容量が減少し電荷
検出感度が向上する。図３（ｂ）はＢＧ41、ゲート42を
ポリシリコンで構成した場合であり、ゲート42にＶＯ37
を接続すれば前述したのと同様に寄生容量を削減でき電
荷検出感度は向上する。

【００２９】次に、本発明の第４の実施例について、図
面を参照しながら説明する。図４は本発明の第４の実施
例におけるＦＧＡ周辺の平面図、ポテンシャル図と断面
図である。第４の実施例の特徴は、フローティングゲー
トの中央に高ポテンシャル部を設けて、信号電荷をこの
部分に集中させることにある。

【００３０】一般的なＣＣＤの場合、チャネル幅ＷはＨ
ＣＣＤから電荷検出部にかけて減少し、電荷検出部内で
は一定である。またチャネル幅Ｗが短くなると、狭チャ
ンネル効果によりその電位が低くなる現象が発生する。
第４の実施例の場合、電荷検出部内でチャネル幅Ｗが”
狭−広−狭”となり（図４（ａ））、ＦＧ45も同様の形
状としている。この場合のポテンシャル図を図４（ｂ）
に示す。

【００３１】したがってＦＧ45の広部では電位が高くな
り、逆に狭部では低くなるため、転送されてきた信号電
荷ＱはＦＧ45の中央付近に集中する。この時、信号電荷
Ｑより広くＦＧ45が形成されているため、信号電荷Ｑか
ら発生する電気力線を広い範囲で吸収できる。したがっ
て第２の実施例で述べたのと同様に、（１）式に示した
Ｃ１が増加した場合と同等になるため、電荷検出感度は
向上する。図４（ｃ）は電荷検出部のＦＧ30下にｎ型不
純物を注入した場合の断面図である。したがって、ｎ型
不純物を注入した領域に信号電荷が集中するため、図４
（ａ）、（ｂ）の場合と同様に電荷検出感度が向上す
る。

【００３２】次に、本発明の第５の実施例について、図
面を参照しながら説明する。図５は本発明の第５の実施
例におけるＦＧＡ周辺の断面図、ポテンシャル図とタイ
ミングチャートである。第５の実施例の特徴は、リセッ
トゲートを形成せず、リセットドレインにφＨ１と同相
のパルスを印加することでリセット動作を行うことにあ
る。図５（ａ）は断面図であり、リセットゲートを取り
除いた構成になっている。ＦＧ30とＲＤ99間には間隙が
存在し、ＢＧ94もこの間隙を覆いつくしてはいない。こ
の状態でのポテンシャル図が図５（ｂ）であり、ＲＤ99
にローレベルの駆動信号（ゼロではない）が印加された
場合、ＦＧ30とＲＤ99間にはポテンシャルギャップが存
在する。

【００３３】図５（ｃ）はタイミングチャートであり、
φＨ１、φＲＤ（リセットドレインに印加する信号）の
関係を示している。図５（ｂ）ではｔ１での状態を実線
で、ｔ２での状態を破線で示している。ｔ２にてハイレ
ベル信号（Ｖ３）が加えられるためポテンシャルギャッ
プが消滅し、既に（ｔ１）ＦＧ30下に転送されてきた信
号電荷ＱはＲＤ99に吸収される（リセットされる）。こ
の時φＨ１、φＲＤは同相であるが、駆動信号のハイレ
ベル（Ｖ２、Ｖ３）は異なっている。従来のリセットパ
ルス幅は、φＨ１のハイ期間の半分程度にする必要があ
ったが、第５の実施例ではφＨ１と同等でよいため駆動
回路が簡単になる。またリセットゲートが存在しないた
め、余分な寄生容量を削減でき電荷検出感度も向上す
る。なお第５の実施例をＦＤＡに適用しても同様の効果
が得られるのは言うまでもない。

【００３４】次に、本発明の第６の実施例について、図
面を参照しながら説明する。図６は本発明の第６の実施
例におけるＦＧＡ周辺の断面図、ポテンシャル図とタイ
ミングチャートである。第６の実施例の特徴は、ＯＧ97
に隣接するφＨ１Ｌ（ＨＣＣＤの最終ゲート）に印加す
る信号振幅を、他のφＨ１に印加する信号振幅より大き
くすることにある。

【００３５】図６（ａ）は断面図であるが、φＨ１の最
終段のみに別信号を加える構成とすることが従来と異な
る。図６（ｃ）はタイミングチャートであり、図６
（ａ）に示す構成の電荷検出装置に供給する信号であ
る。また図６（ｂ）はこの時のポテンシャル図である。
φＨ１、φＨ２には信号振幅がＶ４となるパルスを印加
し、φＨ１Ｌには信号振幅Ｖ５なるパルスが印加される
（Ｖ４＜Ｖ５）。φＨ１Ｌの信号振幅が大であるため、
ＯＧ97電位を従来より低く設定してもＣＣＤは動作可能
である。したがってＢＧ94、ＦＧ30の電位を下げても動
作可能であるため、リーク電流の発生は大幅に抑制さ
れ、ＦＧ電位の変動もほとんどなくなる。なお第６の実
施例をＦＤＡに適用しても動作可能なことは言うまでも
ない。

【００３６】次に、本発明の第７の実施例について、図
面を参照しながら説明する。図７は本発明の第７の実施
例におけるＦＧＡを制御するためのブロック図である。
図中ＣＣＤ54は第１〜第６の実施例に示したＦＧＡを有
するものであり、サンプルホールド回路（以下ＳＨと略
す）51にてＣＣＤ54出力信号の信号部以外をサンプルす
る。ＣＣＤ54出力信号は信号処理回路52にも供給され、
ノイズ除去等の処理が行われる。ＳＨ51の出力信号は、
バイアスゲート電圧制御回路（以下ＢＧＣと略す）50に
供給され、バイアスゲートへ供給する電圧を制御する。
ＳＨ51、ＢＧＣ50の具体的な回路構成を図７（ｂ）に示
す。

【００３７】図８は本実施例のＣＣＤの出力信号波形図
である。図７に示したＣＣＤ54の出力信号は、図８
（ａ）に示すようにリセット期間、フィードスルー、信
号期間に分けられる。例えば、ＦＧＡのフローティング
ゲート下に信号電荷の存在する期間が、信号期間であ
り、その時の出力信号が信号電圧である。ＣＣＤ54の出
力信号は図８（ａ）に示す信号成分だけではなく、図８
（ｂ）に示すＤＣ成分も重畳されている。ＦＧＡの場
合、バイアスゲートに印加する電圧が変化することで、
このＤＣ成分も変動する。つまり印加する電圧が高いほ
ど出力されるＤＣ成分も高くなる。

【００３８】ＣＣＤ54には一般的にオプティカルブラッ
ク（以下ＯＢと略す）部と呼んでいる信号電荷が入力し
ない領域が存在する。図８（ｃ）に映像信号を示すが、
映像期間の前後に前述したＯＢ部が存在する。このＯＢ
部での信号は、図８（ｄ）に示すようにリセット期間が
存在し、フィードスルー及び信号期間の電圧は同一にな
る。第７の実施例では、ＳＨ51のサンプルする信号とし
て、信号期間以外のリセット期間、フィードスルーもし
くはＯＢ部を選択するものである。ＯＢ部では信号は基
本的に存在しないため、どの部分をサンプルしても問題
ないし、ノイズによる変動を排除する目的でローパスフ
ィルターを挿入しても良い。

【００３９】以上の結果、リーク電流等によりＦＧ電位
が変動しても、ＣＣＤ出力信号からバイアスゲート電圧
を補正することでＦＧ電位を常に一定に保つことができ
る。なお、第７の実施例では、信号が存在しない期間を
サンプルすればよいため、フォトダイオードや垂直ＣＣ
Ｄが存在しない画素部をサンプルしてもよい。またリセ
ットゲートを通常動作以外にオン状態とし、電荷検出部
下に信号が存在しない期間をサンプルしたり、第５の実
施例のようにリセットドレインを変調することにより信
号電荷を排出した期間をサンプルしてもよい。

【００４０】

【発明の効果】以上述べてきたように本発明によれば、
ＦＧＡに含まれる寄生容量削減を効果的に行えるため、
高感度な電荷検出装置が可能となる。さらにリーク電流
によるＦＧＡのＦＧ電位変動もほとんどないため、ソー
スフォロワの動作点もほぼ固定状態となり、安定した出
力信号が得られる。このように高感度で出力信号の安定
した電荷検出装置を、簡易な構成で実現できるため実用
上極めて有効である。

【図面の簡単な説明】

【図１】本発明の第１の実施例におけるＦＤＡ周辺の断
面図

【図２】（ａ）は本発明の第２の実施例におけるＦＧＡ
周辺の平面図（ｂ）は第２の実施例におけるＦＧＡ周辺の断面図（ｃ）は第２の実施例におけるＦＧＡ周辺の他の構成に
おける断面図

【図３】（ａ）は本発明の第３の実施例におけるＦＧＡ
周辺の断面図（ｂ）は本発明の第３の実施例におけるＦＧＡ周辺の断
面図

【図４】（ａ）は本発明の第４の実施例におけるＦＧＡ
周辺の平面図（ｂ）は同ポテンシャル図（ｃ）は同断面図

【図５】（ａ）は本発明の第５の実施例におけるＦＧＡ
周辺の断面図（ｂ）は同ポテンシャル図（ｃ）は同タイミングチャート

【図６】（ａ）は本発明の第６の実施例におけるＦＧＡ
周辺の断面図（ｂ）は同ポテンシャル図（ｃ）は同タイミングチャート

【図７】（ａ）は本発明の第７の実施例におけるＦＧＡ
を制御するためのブロック図（ｂ）は同詳細な要部の構成を示す回路図

【図８】（ａ）は本実施例における出力信号を示す波形
図（ｂ）は本実施例における出力信号のＤＣ成分を示す波
形図（ｃ）は本実施例における映像信号を示す波形図（ｄ）は本実施例におけるＯＢ部の信号を示す波形図

【図９】ＦＤＡを用いた従来のＣＣＤ装置の全体構成を
示す図

【図１０】従来のＦＧＡの寄生容量を示す図

【図１１】（ａ）は従来のＦＧＡ周辺の平面図（ｂ）は同断面図

【符号の説明】

９フィールド酸化膜２５、３１、４１、４２ゲート３０、４５、９５フローティングゲート３８、４１、９４バイアスゲート５０バイアスゲート電圧制御回路５１サンプルホールド回路９７アウトプットゲート９８リセットゲート９９リセットドレイン

Claims

【特許請求の範囲】

【請求項１】半導体基板上に形成され窒化膜を含む第１
のゲート酸化膜と、前記第１のゲート酸化膜を除去した
後に形成されたSiO₂よりなる第２のゲート酸化膜と、前
記第１のゲート酸化膜上に形成された複数のゲートから
なる電荷転送手段と、前記電荷転送手段より転送される
信号電荷を検出する電荷検出手段と、リセットゲート
と、前記電荷検出手段に接続されたソースフォロワとを
備え、前記電荷検出手段と前記リセットゲート及び前記
ソースフォロワが前記第２のゲート酸化膜上に形成され
たことを特徴とする電荷検出装置。
【請求項２】半導体基板上に形成された複数のゲートか
らなる電荷転送手段と、前記電荷転送手段より転送され
る信号電荷を検出するフローティングゲートと、前記フ
ローティングゲートと交差するとともに絶縁膜を介して
形成されるバイアスゲートとを備え、前記フローティン
グゲートが金属か金属によって裏打ちされたポリシリコ
ンであることを特徴とする電荷検出装置。
【請求項３】半導体基板上に形成された複数のゲートか
らなる電荷転送手段と、前記電荷転送手段より転送され
る信号電荷を検出するフローティングゲートと、前記フ
ローティングゲートと交差するとともに絶縁膜を介して
形成されるバイアスゲートと、前記フローティングゲー
ト下に配置されたゲート手段とを備え、前記ゲート手段
に前記バイアスゲートと同一の信号を加えることを特徴
とする電荷検出装置。
【請求項４】半導体基板上に形成された複数のゲートか
らなる電荷転送手段と、前記電荷転送手段より転送され
る信号電荷を検出するフローティングゲートと、前記フ
ローティングゲートと交差するとともに絶縁膜を介して
形成されるバイアスゲートとを備え、前記フローティン
グゲートの中央部に高ポテンシャル部を設けたことを特
徴とする電荷検出装置。
【請求項５】フローティングゲートのゲート幅が中央部
で長くなっていることを特徴とする請求項４記載の電荷
検出装置。
【請求項６】フローティングゲートの中央部にｎ型不純
物が注入されたことを特徴とする請求項４記載の電荷検
出装置。
【請求項７】半導体基板上に形成された複数のゲートか
らなる電荷転送手段と、前記電荷転送手段より転送され
る信号電荷を検出する電荷検出手段と、前記電荷検出手
段に存在する信号電荷を排出するリセットドレインとを
備え、前記リセットドレインに前記電荷転送手段の最終
ゲートと同相の信号を加えることにより前記電荷検出手
段から信号電荷を排出することを特徴とする電荷検出装
置。
【請求項８】半導体基板上に形成された複数のゲートか
らなる電荷転送手段と、前記電荷転送手段より転送され
る信号電荷を検出する電荷検出手段とを備え、前記電荷
検出手段の最終ゲートに加える駆動信号振幅を前記電荷
転送段内の他ゲートに加える駆動信号振幅よりも大とす
ることを特徴とする電荷検出装置。
【請求項９】電荷検出手段として、フローティングゲー
トもしくはフローティングディフュージョンを用いるこ
とを特徴とする請求項１、７または８のいずれかに記載
の電荷検出装置。
【請求項１０】バイアスゲート及びフローティングゲー
トを有する電荷検出装置からの出力信号と、前記出力信
号の一部をサンプルするサンプルホールド手段と、前記
サンプルホールド手段の出力に応じて前記バイアスゲー
トに加える信号を変化させるバイアスゲート電圧制御手
段からなることを特徴とする電荷検出装置の駆動装置。
【請求項１１】サンプルホールド手段は、フローティン
グゲート下に信号電荷が存在しない場合に前記出力信号
のサンプルを行うことを特徴とする請求項１０記載の電
荷検出装置の駆動装置。
【請求項１２】サンプルホールド手段は、リセット期
間、フィードスルー、オプティカルブラック部をサンプ
ルすることを特徴とする請求項１０記載の電荷検出装置
の駆動装置。