JPH01188050A - タイミング方式 - Google Patents
タイミング方式Info
- Publication number
- JPH01188050A JPH01188050A JP63011941A JP1194188A JPH01188050A JP H01188050 A JPH01188050 A JP H01188050A JP 63011941 A JP63011941 A JP 63011941A JP 1194188 A JP1194188 A JP 1194188A JP H01188050 A JPH01188050 A JP H01188050A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- signals
- input
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 22
- 230000001934 delay Effects 0.000 claims description 4
- 230000000630 rising effect Effects 0.000 abstract description 6
- 230000000979 retarding effect Effects 0.000 abstract 1
- 230000005540 biological transmission Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 101100043636 Oryza sativa subsp. japonica SSIIIA gene Proteins 0.000 description 1
- 101100066911 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FLO5 gene Proteins 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はタイミング方式に関し、特に基幹伝送系、公衆
網、加入者系等のディジタル伝送系に用いられるタイミ
ング方式に関するものである。
網、加入者系等のディジタル伝送系に用いられるタイミ
ング方式に関するものである。
伝送媒体として光ファイバを用いた伝送技術の進展は目
覚ましいものがあり、伝送情報量としては数百Ｍｂｐｓ
〜数Ｇ ｂ ｐＳ程度の伝送が可能となりつつある。こ
の高速化した伝送系において、伝送データのタイミング
をとる１つの方式として外部タイミグ方式が考えられて
いる。
覚ましいものがあり、伝送情報量としては数百Ｍｂｐｓ
〜数Ｇ ｂ ｐＳ程度の伝送が可能となりつつある。こ
の高速化した伝送系において、伝送データのタイミング
をとる１つの方式として外部タイミグ方式が考えられて
いる。
第３図は上記ディジタル伝送系に用いられる従来の外部
タイミング方式の一構成例を示すブロック図である。同
図において３０１はデータ入力線、３０２はクロック入
力線、３０３は識別回路、３０４はセレクタ回路、３０
５は制御信号入力線、３０６１〜３０６３はゲート、３
０７はデータ出力線、３０８はクロック出力線である。
タイミング方式の一構成例を示すブロック図である。同
図において３０１はデータ入力線、３０２はクロック入
力線、３０３は識別回路、３０４はセレクタ回路、３０
５は制御信号入力線、３０６１〜３０６３はゲート、３
０７はデータ出力線、３０８はクロック出力線である。
ここでクロック入力線３０２から入力されるクロック信
号とデータ入力線３０１から入力されるデータ信号は、
同じ繰り返し周期（Ｔｏ＝１／ｆｏ）を有しているが、
−ｆｆｉには位相同期が取れているとは限らないため前
記データ信号を直ちにこのクロック信号を用いてリタイ
ミングすることはできない。
号とデータ入力線３０１から入力されるデータ信号は、
同じ繰り返し周期（Ｔｏ＝１／ｆｏ）を有しているが、
−ｆｆｉには位相同期が取れているとは限らないため前
記データ信号を直ちにこのクロック信号を用いてリタイ
ミングすることはできない。
そこで、この入力されたクロック信号を固有のゲート遅
延を有するゲート３０６１〜３ｏ６３に通して４相のク
ロック信号を作り出し、この生成された４相のクロック
信号を入力とするセレクタ回路３０４においては、制御
信号入力線３０５がら入力される制御信号に基づいて４
相のクロック信号から１相のクロック信号を選択する。
延を有するゲート３０６１〜３ｏ６３に通して４相のク
ロック信号を作り出し、この生成された４相のクロック
信号を入力とするセレクタ回路３０４においては、制御
信号入力線３０５がら入力される制御信号に基づいて４
相のクロック信号から１相のクロック信号を選択する。
この選択されたクロック信号が識別回路３０３の久方信
号となる。この選択されたクロック信号を用いて識別回
路３０３では、データ入力線３０１がら入力されるデー
タ信号を識別してリタイミングする。
号となる。この選択されたクロック信号を用いて識別回
路３０３では、データ入力線３０１がら入力されるデー
タ信号を識別してリタイミングする。
このように、第３［２１の回路では、リタイミングに使
用するクロック信号としては４相のクロック信号から１
相を選択して使用することが可能であるので、たとえク
ロック入力線３０２がら入力されるクロック信号とデー
タ入力線３０１がら入力されるデータ信号の位相同期が
取れていなくても、このデータ信号を誤りなくリタイミ
ングすることが可能となる。
用するクロック信号としては４相のクロック信号から１
相を選択して使用することが可能であるので、たとえク
ロック入力線３０２がら入力されるクロック信号とデー
タ入力線３０１がら入力されるデータ信号の位相同期が
取れていなくても、このデータ信号を誤りなくリタイミ
ングすることが可能となる。
」−述した従来の外部タイミング方式においては、固有
のゲート遅延を有するゲート３０６、〜３０６３を用い
た非論理操作で４相のクロック信号を生成し、この４相
のクロック信号から１相を取り出して入力データのリタ
イミングを行っているから、ゲート３０６、〜３０６．
が有するゲート遅延１１がデータのリタイミングを行う
上で重要なファクタとなり、また、入力されるデータの
繰り返し周波数（ｆｏ ）に依存してゲートｆｆｉ延量
を２ｇしなければならなかった。
のゲート遅延を有するゲート３０６、〜３０６３を用い
た非論理操作で４相のクロック信号を生成し、この４相
のクロック信号から１相を取り出して入力データのリタ
イミングを行っているから、ゲート３０６、〜３０６．
が有するゲート遅延１１がデータのリタイミングを行う
上で重要なファクタとなり、また、入力されるデータの
繰り返し周波数（ｆｏ ）に依存してゲートｆｆｉ延量
を２ｇしなければならなかった。
本発明の目的は、これらの問題点を解決した回路構成が
簡易であり、非論理操作でデータのリタイミング用クロ
ック信号を生成することなく、且つ、入力されるデータ
の繰り返し周波数に依存しないタイミング方式を提供す
ることにある。
簡易であり、非論理操作でデータのリタイミング用クロ
ック信号を生成することなく、且つ、入力されるデータ
の繰り返し周波数に依存しないタイミング方式を提供す
ることにある。
本発明のタイミング方式は、ディジタル信号と該ディジ
タル信号の２倍の繰り返し周波数を有するクロック信号
が供給されるタイミング方式において、前記ディジタル
信号を用いて内部状態を初期化し且つ該クロック信号を
２分周する２分周回路と、該２分周回路の出力信号を前
記クロック信号の半りクロックだけ遅延させる遅延回路
と、該遅延回路の出力信号を用いて前記ディジタル信号
をリタイミングするリタイミング手段とを有している。
タル信号の２倍の繰り返し周波数を有するクロック信号
が供給されるタイミング方式において、前記ディジタル
信号を用いて内部状態を初期化し且つ該クロック信号を
２分周する２分周回路と、該２分周回路の出力信号を前
記クロック信号の半りクロックだけ遅延させる遅延回路
と、該遅延回路の出力信号を用いて前記ディジタル信号
をリタイミングするリタイミング手段とを有している。
次に本発明の実施例について第１図、第２図を参照して
説明する。
説明する。
第１図は本発明のタイミング方式の一実施例を示すブロ
ック図、第２図は第１図における各部信号のタイミング
波形を示すタイムチャートである。
ック図、第２図は第１図における各部信号のタイミング
波形を示すタイムチャートである。
第１図において、ａ、ｂ、ｃ、ｄ、１）、ｆの英文字は
第２図のタイミングチャートにおけるタイミング波形の
信号位置を示し、１０１はデータ入力線、１０２はクロ
ーツク入力線、１０３はＤフリップフロップ（Ｄ−Ｆ／
Ｆ）からなる識別回路、１０４はＴフリップロップ（Ｔ
−Ｆ／Ｆ）からなる２分周回路、１０５はＤ−Ｆ／Ｆ、
１０６はインバータ回路、１０７はデータ出力線、１０
８はクロック出力線である。ここでクロック入力線１０
２から入力されるクロック信号は、データ入力線１０］
から入力されるデータ信号の２倍の繰り返し周波数＜
２ ｆ ｏ ＝ １ ／ ２ Ｔ ） ’を有している
。
第２図のタイミングチャートにおけるタイミング波形の
信号位置を示し、１０１はデータ入力線、１０２はクロ
ーツク入力線、１０３はＤフリップフロップ（Ｄ−Ｆ／
Ｆ）からなる識別回路、１０４はＴフリップロップ（Ｔ
−Ｆ／Ｆ）からなる２分周回路、１０５はＤ−Ｆ／Ｆ、
１０６はインバータ回路、１０７はデータ出力線、１０
８はクロック出力線である。ここでクロック入力線１０
２から入力されるクロック信号は、データ入力線１０］
から入力されるデータ信号の２倍の繰り返し周波数＜
２ ｆ ｏ ＝ １ ／ ２ Ｔ ） ’を有している
。
２分周回路１０４はデータ入力線１０１から入力される
データ信号の立上りで内部状態をリセットしつつ、この
データ信号に比べて２倍の周波数成分を有するクロック
信号を２分周する。一方、クロック入力線１０２から入
力される繰り返し周波数２ｆｏのクロック信号は、イン
バータ回路１．０６で位相反転される。この位相反転ク
ロック信号を用いてＤ−Ｆ／Ｆ １０５は２分周回路１
０４の出力信号である繰り返し周波数ｆｏのクロック信
号を打ち抜く。更に、識別口ｒｉ？１１０３はこのＤ−
Ｆ／Ｆ １０５の出力である繰り返し周波数ｆ。のクロ
ック信号を用いてデータ入力線１０１から入力されるデ
ータ信号を識別を行い、データ出力線】０７にリタイミ
ングされたデータ信号を出力する。ここでクロック入力
線１０２から入力される繰り返し周波数２ｆｏのクロッ
ク信号の生成方式としては、システムクロックとして繰
り返し周波数２ｆｏのクロック信号発振器を有する方式
や、システムクロックとして繰り返し周波数ｆ。のクロ
ック信号を有し、２逓倍回路から繰り遅し周波数２ｆｏ
のクロックを生成する方式等が考えられる。
データ信号の立上りで内部状態をリセットしつつ、この
データ信号に比べて２倍の周波数成分を有するクロック
信号を２分周する。一方、クロック入力線１０２から入
力される繰り返し周波数２ｆｏのクロック信号は、イン
バータ回路１．０６で位相反転される。この位相反転ク
ロック信号を用いてＤ−Ｆ／Ｆ １０５は２分周回路１
０４の出力信号である繰り返し周波数ｆｏのクロック信
号を打ち抜く。更に、識別口ｒｉ？１１０３はこのＤ−
Ｆ／Ｆ １０５の出力である繰り返し周波数ｆ。のクロ
ック信号を用いてデータ入力線１０１から入力されるデ
ータ信号を識別を行い、データ出力線】０７にリタイミ
ングされたデータ信号を出力する。ここでクロック入力
線１０２から入力される繰り返し周波数２ｆｏのクロッ
ク信号の生成方式としては、システムクロックとして繰
り返し周波数２ｆｏのクロック信号発振器を有する方式
や、システムクロックとして繰り返し周波数ｆ。のクロ
ック信号を有し、２逓倍回路から繰り遅し周波数２ｆｏ
のクロックを生成する方式等が考えられる。
第２図のタイミングチャー１〜において、Ａ点がこのタ
イミングチャートの開始時刻である。ａはデータ入力線
１０１から入力されるデータ信号、１） 、 ’ ｌ）
’はクロック入力線１０２から入力されるクロック信
号、ｃ、ｃ’はインバータ回路１０６の出力信号、ｄ、
ｄ’は２分周回路１０４の出力信号、ｅ、ｅ’はクロッ
ク出力線１０８から出力されるクロック信号、ｆ、ｆ’
はデータ出力１０７から出力されるデータ信号のタイミ
ング波形である。クロック信号すとｂ′ではデータ入力
線１０１から入力されるデータ信号に対するクロック信
号入力線１０２から入力されるクロック信号の位相関係
が異なる。
イミングチャートの開始時刻である。ａはデータ入力線
１０１から入力されるデータ信号、１） 、 ’ ｌ）
’はクロック入力線１０２から入力されるクロック信
号、ｃ、ｃ’はインバータ回路１０６の出力信号、ｄ、
ｄ’は２分周回路１０４の出力信号、ｅ、ｅ’はクロッ
ク出力線１０８から出力されるクロック信号、ｆ、ｆ’
はデータ出力１０７から出力されるデータ信号のタイミ
ング波形である。クロック信号すとｂ′ではデータ入力
線１０１から入力されるデータ信号に対するクロック信
号入力線１０２から入力されるクロック信号の位相関係
が異なる。
第１図及び第２図を用いて、Ｄ−Ｆ／Ｆ １０５の出力
信号である繰り返し周波数ｆｏのクロック信号で、デー
タ入力線１０１から入力されるデータ信号を誤りなく識
別し、リタイミングする過程について説明する。
信号である繰り返し周波数ｆｏのクロック信号で、デー
タ入力線１０１から入力されるデータ信号を誤りなく識
別し、リタイミングする過程について説明する。
ａ、ｂ ｃ、ｄ、ｅ、ｆで示す信号のタイミングチャ
ートは、入力データ信号ａの変化点（立上り、立下り点
）より入力クロック信号の立上り点が時間的に若干早い
場合であり、ａ、ｂ’。
ートは、入力データ信号ａの変化点（立上り、立下り点
）より入力クロック信号の立上り点が時間的に若干早い
場合であり、ａ、ｂ’。
ｃ’、ｄ’、ｅ’、ｆ’のタイミングチャートは、入力
データ信号ａの変化点より入力クロック信号の立上り点
が時間的に若干遅い場合である。いずれの場合において
も、入力データ信号ａの立上りで２分周回路１０４の内
部状態はリセットされるので、この２分周回路１０４の
出力であるクロック信号の状態は一意に決定され、出力
信号ｄ及びｄ′のように入力クロック信号す及びｂ′が
２分周された繰り返し周波数ｆｏのクロック信号が出力
される。インバータ回路１０６の出力信号Ｃ及びｅ′で
示されるクロック信号は、クロック入力線１０２から入
力される繰り返し周波数２ｆｏのクロック信号す及びｂ
′とＴ／′４だけ位相が異なる。このクロック信号Ｃ及
びｅ′を用いてＤ−Ｆ／Ｆ１０５は２分周回路１０４の
出力信号ｄ及びｄ′を打ち抜く。クロック信号ｅ及びｅ
′のタイミングチャートはこのＤ−Ｆ／Ｆ Ｌ Ｏ５の
出力信号を示している。つまり、クロック信号ｅ及びｅ
′は出力信号ｄ及びｄ′に比べてＴ／４だげ位相が遅れ
た信号となる。このクロック信号ｅ、ｅ’の立上りは常
にデータ入力線１０１から入力される入力データ信号ａ
の変化点からＴ／４〜３Ｔ、／４遅れた位相点に現われ
ることになるので、このクロック信号ｅ、ｅ’を用いて
入力データ信号ａを誤りなくリタイミングすることが可
能となる。
データ信号ａの変化点より入力クロック信号の立上り点
が時間的に若干遅い場合である。いずれの場合において
も、入力データ信号ａの立上りで２分周回路１０４の内
部状態はリセットされるので、この２分周回路１０４の
出力であるクロック信号の状態は一意に決定され、出力
信号ｄ及びｄ′のように入力クロック信号す及びｂ′が
２分周された繰り返し周波数ｆｏのクロック信号が出力
される。インバータ回路１０６の出力信号Ｃ及びｅ′で
示されるクロック信号は、クロック入力線１０２から入
力される繰り返し周波数２ｆｏのクロック信号す及びｂ
′とＴ／′４だけ位相が異なる。このクロック信号Ｃ及
びｅ′を用いてＤ−Ｆ／Ｆ１０５は２分周回路１０４の
出力信号ｄ及びｄ′を打ち抜く。クロック信号ｅ及びｅ
′のタイミングチャートはこのＤ−Ｆ／Ｆ Ｌ Ｏ５の
出力信号を示している。つまり、クロック信号ｅ及びｅ
′は出力信号ｄ及びｄ′に比べてＴ／４だげ位相が遅れ
た信号となる。このクロック信号ｅ、ｅ’の立上りは常
にデータ入力線１０１から入力される入力データ信号ａ
の変化点からＴ／４〜３Ｔ、／４遅れた位相点に現われ
ることになるので、このクロック信号ｅ、ｅ’を用いて
入力データ信号ａを誤りなくリタイミングすることが可
能となる。
以上、入力されるデータ信号の２倍の縁り返し周波数成
分を有するクロック信号を用いた場合のタイミング方式
について説明してきたが、本発明はこれらの組み合わせ
に限られるものではなく、入力データ信号に対して整数
倍の繰り返し周波数成分を有するクロック信号を用いた
場合でも同等の効果が期待できる。また、整数倍のクロ
ック信号の生成法としては、周波数ダブラを用いるなど
多様な方式が考えられる。
分を有するクロック信号を用いた場合のタイミング方式
について説明してきたが、本発明はこれらの組み合わせ
に限られるものではなく、入力データ信号に対して整数
倍の繰り返し周波数成分を有するクロック信号を用いた
場合でも同等の効果が期待できる。また、整数倍のクロ
ック信号の生成法としては、周波数ダブラを用いるなど
多様な方式が考えられる。
以上説明したように本発明のタイミング方式によれば、
入力されるデータの繰り返し周波数に依存することなく
、簡易な論理操作を用いることにより入力データのリタ
イミングが可能となる効果がある。
入力されるデータの繰り返し周波数に依存することなく
、簡易な論理操作を用いることにより入力データのリタ
イミングが可能となる効果がある。
本発明はディジタル伝送系におけるタイミング方式に関
するものであり、将来より一層の高速、・大容量化され
る光フアイバ伝送系への応用が期待されるものである。
するものであり、将来より一層の高速、・大容量化され
る光フアイバ伝送系への応用が期待されるものである。
第１図は本発明のタイミング方式の一実施例を示すブロ
ック図、第２図は第１図における各部信号のタイミング
波形を示すタイミングチャート、第３図は従来のタイミ
ング方式の一構成例を示すブロック図である。 １０１，３０１・・・データ入力線、１０２，３０２・
・・クロック入力線、１０３，３０３．・・・識別回路
、１０４・・・２分周回路、１０５・・・Ｄ−Ｆ／Ｆ、
１０６・・・インバータ回路、１０７，３０７・・・デ
ータ出力線、１０８，３０８・・・クロック出力線、３
０４・・・セレクタ回路、３０５・・・制御信号入力線
、３０６１〜３０６３・・・ゲート。 代理人 弁理士 内 原 音
ック図、第２図は第１図における各部信号のタイミング
波形を示すタイミングチャート、第３図は従来のタイミ
ング方式の一構成例を示すブロック図である。 １０１，３０１・・・データ入力線、１０２，３０２・
・・クロック入力線、１０３，３０３．・・・識別回路
、１０４・・・２分周回路、１０５・・・Ｄ−Ｆ／Ｆ、
１０６・・・インバータ回路、１０７，３０７・・・デ
ータ出力線、１０８，３０８・・・クロック出力線、３
０４・・・セレクタ回路、３０５・・・制御信号入力線
、３０６１〜３０６３・・・ゲート。 代理人 弁理士 内 原 音
Claims (1)
- ディジタル信号と該ディジタル信号の２倍の繰り返し
周波数を有するクロック信号が供給されるタイミング方
式において、前記ディジタル信号を用いて内部状態を初
期化し且つ該クロック信号を２分周する２分周回路と、
該２分周回路の出力信号を前記クロック信号の半クロッ
クだけ遅延させる遅延回路と、該遅延回路の出力信号を
用いて前記ディジタル信号をリタイミングするリタイミ
ング手段とを有することを特徴とするタイミング方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63011941A JPH01188050A (ja) | 1988-01-21 | 1988-01-21 | タイミング方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63011941A JPH01188050A (ja) | 1988-01-21 | 1988-01-21 | タイミング方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01188050A true JPH01188050A (ja) | 1989-07-27 |
Family
ID=11791673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63011941A Pending JPH01188050A (ja) | 1988-01-21 | 1988-01-21 | タイミング方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01188050A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5796792A (en) * | 1995-03-20 | 1998-08-18 | Fujitsu Limited | Data identifying device and light receiver using the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62264742A (ja) * | 1986-05-12 | 1987-11-17 | Mitsubishi Electric Corp | タイミング抽出回路 |
-
1988
- 1988-01-21 JP JP63011941A patent/JPH01188050A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62264742A (ja) * | 1986-05-12 | 1987-11-17 | Mitsubishi Electric Corp | タイミング抽出回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5796792A (en) * | 1995-03-20 | 1998-08-18 | Fujitsu Limited | Data identifying device and light receiver using the same |
| US5923455A (en) * | 1995-03-20 | 1999-07-13 | Fujitsu Limited | Data identifying device and light receiver using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4606050A (en) | System for detecting and recovering a transmitted signal | |
| US4771441A (en) | Synchronizing unit | |
| EP0290851B1 (en) | Synchronizing clock signal generator | |
| JP2002169771A (ja) | 低レーテンシ高速伝送システム | |
| US4964117A (en) | Timing synchronizing circuit for baseband data signals | |
| JPH04341013A (ja) | 同期回路 | |
| US5561691A (en) | Apparatus and method for data communication between two asynchronous buses | |
| JPH0918525A (ja) | 識別・タイミング抽出回路 | |
| JPS63139415A (ja) | クロック信号マルチプレクサ | |
| JPH10247903A (ja) | ビット同期回路 | |
| JPH031739A (ja) | 記号幅弾性バッファ | |
| JPH01188050A (ja) | タイミング方式 | |
| US5825834A (en) | Fast response system implementing a sampling clock for extracting stable clock information from a serial data stream with defined jitter characeristics and method therefor | |
| US4596937A (en) | Digital phase-locked loop | |
| JPS61127243A (ja) | ビツト位相同期回路 | |
| JPS62274948A (ja) | フレーム同期装置 | |
| JPH01188049A (ja) | タイミング方式 | |
| JPS63169845A (ja) | 外部タイミング方式 | |
| JP2783495B2 (ja) | クロック乗せ換え回路 | |
| JPH0115182B2 (ja) | ||
| JPH0282812A (ja) | クロック切換方式 | |
| SU1594701A1 (ru) | Устройство дл декодировани манчестерского кода | |
| SU1688440A1 (ru) | Частотный манипул тор | |
| JPH03204251A (ja) | クロック同期回路 | |
| SU790218A1 (ru) | Устройство дл синхронизации сигналов тактовой последовательности |