JPH01189101A - 抵抗器の製造方法 - Google Patents
抵抗器の製造方法Info
- Publication number
- JPH01189101A JPH01189101A JP63014311A JP1431188A JPH01189101A JP H01189101 A JPH01189101 A JP H01189101A JP 63014311 A JP63014311 A JP 63014311A JP 1431188 A JP1431188 A JP 1431188A JP H01189101 A JPH01189101 A JP H01189101A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resistor
- electrode
- layers
- connecting conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は抵抗器の製造方法に関し、ざらに詳しくは基板
集合体処理で製造され各種電子、電気機器の回路要素と
して用いられるチップ型等の抵抗器の製造方法に関する
。
集合体処理で製造され各種電子、電気機器の回路要素と
して用いられるチップ型等の抵抗器の製造方法に関する
。
(従来の技術)
従来におけるこの種の抵抗器20の製造方法の概要を、
第7図を参照して説明する。
第7図を参照して説明する。
この製造方法は、まず例えばアルミナ基板21上にNi
Cr合金等を用いた抵抗体層22を形成した後、この抵
抗体層22上の所定の領域に所定寸法の電極層23a、
23bをスパッタリング。
Cr合金等を用いた抵抗体層22を形成した後、この抵
抗体層22上の所定の領域に所定寸法の電極層23a、
23bをスパッタリング。
蒸着等の方法により形成するか又は、抵抗体膜全域に電
極層(Cu及び又はCu合金等)を形成した後電極層の
うち必要領域に、レジスト層24a。
極層(Cu及び又はCu合金等)を形成した後電極層の
うち必要領域に、レジスト層24a。
24bを形成し、不必要領域の電極層を除去することに
より、電極パターンを形成する。さらに抵抗体@22を
フォトリソグラフィー等で抵抗パターンを形成して抵抗
器20を得るものである。
より、電極パターンを形成する。さらに抵抗体@22を
フォトリソグラフィー等で抵抗パターンを形成して抵抗
器20を得るものである。
しかしながら、上述した従来方法では、電極層23a、
23bをスパッタリングや蒸着等の方法で形成するもの
であるため、これら各層形成時に大きな問題点が生じる
。
23bをスパッタリングや蒸着等の方法で形成するもの
であるため、これら各層形成時に大きな問題点が生じる
。
すなわち例えば、電極層23a、23bの膜圧をある程
度厚くすると、抵抗体層22との密着強度が悪化し、か
つスパッタリングや蒸着の時間が長いことによる製造コ
ストの高騰を招いてしまう。
度厚くすると、抵抗体層22との密着強度が悪化し、か
つスパッタリングや蒸着の時間が長いことによる製造コ
ストの高騰を招いてしまう。
また、接続用導体層24a、24bについては、その膜
厚が薄すぎるとこれら自体の抵抗値が大きくなり、特に
抵抗体層22が低抵抗値である抵抗器20の場合には、
抵抗体層22に対するトリミング時と完成した抵抗器2
0とにおける抵抗値の差が大きくなって、製品としての
抵抗器20にあける抵抗値が大幅に異なってしまう。
厚が薄すぎるとこれら自体の抵抗値が大きくなり、特に
抵抗体層22が低抵抗値である抵抗器20の場合には、
抵抗体層22に対するトリミング時と完成した抵抗器2
0とにおける抵抗値の差が大きくなって、製品としての
抵抗器20にあける抵抗値が大幅に異なってしまう。
(発明が解決しようとする課題)
上述したように従来の抵抗器の製造方法においては、そ
の製造方法に起因して各層の密着強度の悪化や製造コス
トの高騰を招いたり、抵抗値の安定した製品を得ること
ができないという問題がおる。
の製造方法に起因して各層の密着強度の悪化や製造コス
トの高騰を招いたり、抵抗値の安定した製品を得ること
ができないという問題がおる。
そこで、本発明は電極部を構成する各層の密着強度が良
く、製造コストも低減できると共に、安定した抵抗値を
有する製品を提供することができる抵抗器の製造方法を
提供することを目的とするものである。
く、製造コストも低減できると共に、安定した抵抗値を
有する製品を提供することができる抵抗器の製造方法を
提供することを目的とするものである。
[発明の構成]
(課題を解決するための手段)
本発明の抵抗器の製造方法は、基板上に抵抗体層を形成
する工程と、この抵抗体層上の全域に電極層を形成する
工程と、この電極層のうち必要領域以外の領域にレジス
ト層を形成する工程と、前記電極層の必要領域にメッキ
法により接続用導体層を形成する工程と、この接続用導
体層上にメッキ法による導体層の保護層を形成する工程
と、前記レジスト層及びこのレジスト層に対応する領域
の電極層を除去する工程とを有するものである。
する工程と、この抵抗体層上の全域に電極層を形成する
工程と、この電極層のうち必要領域以外の領域にレジス
ト層を形成する工程と、前記電極層の必要領域にメッキ
法により接続用導体層を形成する工程と、この接続用導
体層上にメッキ法による導体層の保護層を形成する工程
と、前記レジスト層及びこのレジスト層に対応する領域
の電極層を除去する工程とを有するものである。
(作 用)
上述した構成からなる抵抗器の製造方法によれば、基板
上に抵抗体層、電極層を形成すると共に、この電極層の
必要領域以外の領域をレジスト層で被覆し必要領域のみ
にメッキ法による接続導体層を、ざらにこの接続導体層
上にメッキ法による導体層の保護層を形成した後、前記
レジスト層及びこのレジスト層に対応する領域の電極層
を除去して抵抗器を得るものであるから、所望の厚さを
有し、密着強度が大きく、しかも抵抗値の低い電極部分
を有する抵抗器を低コストで製造することができる。
上に抵抗体層、電極層を形成すると共に、この電極層の
必要領域以外の領域をレジスト層で被覆し必要領域のみ
にメッキ法による接続導体層を、ざらにこの接続導体層
上にメッキ法による導体層の保護層を形成した後、前記
レジスト層及びこのレジスト層に対応する領域の電極層
を除去して抵抗器を得るものであるから、所望の厚さを
有し、密着強度が大きく、しかも抵抗値の低い電極部分
を有する抵抗器を低コストで製造することができる。
(実施例)
以下に本発明の実施例を詳細に説明する。
第1図は、本実施例方法により得られるチップ型の抵抗
器1を示すものである。
器1を示すものである。
この抵抗器1は、アルミナ類の基板2と、この基板2の
一方の面に形成したNiCr合金製の抵抗体層3と、こ
の抵抗体層3上の必要領域、すなわち、電極部分を形成
する領域に形成された2ケ所の電極層4a、4bと、画
電極層4a、4b上にそれぞれ形成したCu製の接続用
導体層5a。
一方の面に形成したNiCr合金製の抵抗体層3と、こ
の抵抗体層3上の必要領域、すなわち、電極部分を形成
する領域に形成された2ケ所の電極層4a、4bと、画
電極層4a、4b上にそれぞれ形成したCu製の接続用
導体層5a。
5bと、両接続用導体層5a、5b上にそれぞれ形成し
た保護層6a、6bとを有し、前記一方の電極層4a、
接続用導体層5a及び保護層6aにより一方の電極部7
aを、他方の電極層4b、接続用導体層5b及び保護層
6bにより他方の電極部7bをそれぞれ構成している。
た保護層6a、6bとを有し、前記一方の電極層4a、
接続用導体層5a及び保護層6aにより一方の電極部7
aを、他方の電極層4b、接続用導体層5b及び保護層
6bにより他方の電極部7bをそれぞれ構成している。
次に、上記構成の抵抗器1の製造工程について第2図乃
至第6図をも参照して説明する。
至第6図をも参照して説明する。
まず、アルミナ類の平坦な基板2を用意し、この基板2
の一方の面全体にNiCr合金からなる抵抗体層3を所
定の厚さ(約250A>にスパッタリングの方法で形成
する。ざらに、この抵抗体層3の上面全体に第2図に示
すようにスパッタリング、によりCu製の電極層4を所
定の厚さ(約2000A>に形成した。
の一方の面全体にNiCr合金からなる抵抗体層3を所
定の厚さ(約250A>にスパッタリングの方法で形成
する。ざらに、この抵抗体層3の上面全体に第2図に示
すようにスパッタリング、によりCu製の電極層4を所
定の厚さ(約2000A>に形成した。
次に、第3図に示すようにフォトリソグラフィーの方法
により、前記電極部7a、7bを形成すべき領域を除く
電極層4の上面に所定厚ざ(約2.5μm)のレジスト
層5を形成する。ざらに、電極層4上の電極部7a、7
bを形成すべき領域に対し、第4図に示すように湿式メ
ッキの方法によりCu製の接続用導体層aa、abをそ
れぞれ所定の厚ざ(約5μm)に形成した。
により、前記電極部7a、7bを形成すべき領域を除く
電極層4の上面に所定厚ざ(約2.5μm)のレジスト
層5を形成する。ざらに、電極層4上の電極部7a、7
bを形成すべき領域に対し、第4図に示すように湿式メ
ッキの方法によりCu製の接続用導体層aa、abをそ
れぞれ所定の厚ざ(約5μm)に形成した。
この接続用導体層Ba、Bbは湿式メッキの方法で形成
するものであるから、その厚さを任意に設定でき、例え
ば′L!A造すべき抵抗器1が低抵抗値のものであれば
、その厚さを通常の場合よりも厚くしてこの接続用導電
体層8a、3b自体の抵抗値を低くする。
するものであるから、その厚さを任意に設定でき、例え
ば′L!A造すべき抵抗器1が低抵抗値のものであれば
、その厚さを通常の場合よりも厚くしてこの接続用導電
体層8a、3b自体の抵抗値を低くする。
また、この接続用導体層8a、8bは上述したように湿
式メッキの方法で形成するものであるから、電極層4に
対する密着強度も大きく、しかも、スパッタリング等で
形成する場合に比較し製造コストが大幅に低減する。
式メッキの方法で形成するものであるから、電極層4に
対する密着強度も大きく、しかも、スパッタリング等で
形成する場合に比較し製造コストが大幅に低減する。
次に、上述した接続用導体層8a、 8bの上面に第5
図に示すように再度湿式メッキの手法によりNi等の材
質からなる導体層の保護層9a。
図に示すように再度湿式メッキの手法によりNi等の材
質からなる導体層の保護層9a。
9bを所定の厚さ(本実施例ではNiを約1μm)に形
成する。この保護層9a、9bの材質としては、半田付
性が有り、かつ後述するエツチング処理の際のエッチャ
ントにおかされない上述したNiやAg、Au、Sn等
のような金属を用いる。
成する。この保護層9a、9bの材質としては、半田付
性が有り、かつ後述するエツチング処理の際のエッチャ
ントにおかされない上述したNiやAg、Au、Sn等
のような金属を用いる。
この保護層9a、9bも湿式メッキの方法で形成するの
で、接続用導体層8a、 8bとの密着強度が大きく、
しかも、製造コスト低減に奇与する。
で、接続用導体層8a、 8bとの密着強度が大きく、
しかも、製造コスト低減に奇与する。
次に、第6図に示す前記レジスト層5の剥離処理と、前
記電極部7a、7b以外の領域の電極層4に対するエツ
チング処理からなる不要部分の除去処理を行うことによ
り、電極パッドが形成できる。ざらにこの後、フォトリ
ソグラフィーにより抵抗パターンの形成、トリミング等
を行い、第1図に示す抵抗器1を得ることができる。
記電極部7a、7b以外の領域の電極層4に対するエツ
チング処理からなる不要部分の除去処理を行うことによ
り、電極パッドが形成できる。ざらにこの後、フォトリ
ソグラフィーにより抵抗パターンの形成、トリミング等
を行い、第1図に示す抵抗器1を得ることができる。
このような抵抗器1の製造方法によれば、電極部7a、
7bの厚さを容易に厚くすることができるので、これら
自体の抵抗値が小さくなり、低抵抗値の抵抗器1の場合
にも、抵抗体層3に対するトリミング等の影響を受ける
ことがない安定した抵抗値を有する製品を参画り良く製
造できる。これに付随して、抵抗器1の抵抗値の下限範
囲を広げることも可能となる。
7bの厚さを容易に厚くすることができるので、これら
自体の抵抗値が小さくなり、低抵抗値の抵抗器1の場合
にも、抵抗体層3に対するトリミング等の影響を受ける
ことがない安定した抵抗値を有する製品を参画り良く製
造できる。これに付随して、抵抗器1の抵抗値の下限範
囲を広げることも可能となる。
また、電極部7a、7bを構成する接続用導体層3a、
8b及び保護層ga、gbを湿式メッキの方法で形成す
るので、これらの密着強度が大きくなるとともに、製造
コストの低減をも図ることができる。
8b及び保護層ga、gbを湿式メッキの方法で形成す
るので、これらの密着強度が大きくなるとともに、製造
コストの低減をも図ることができる。
ざらに、接続用導体層8a、8bは必要とする領域のみ
厚くすれば良いので、材料ロスが無くなり、この点から
も製造コストの低減に奇与する。
厚くすれば良いので、材料ロスが無くなり、この点から
も製造コストの低減に奇与する。
本発明は上述した実施例に限定されるものではなく、そ
の要旨の範囲内で種々の変形が可能である。例えば接続
用導体層8a、8bと保護層9a。
の要旨の範囲内で種々の変形が可能である。例えば接続
用導体層8a、8bと保護層9a。
9bの材料を適当に選べば両者の機能を満すことも可能
となる。
となる。
[発明の効果]
以上詳述した発明によれば、電極部の密着強度が大きく
、安定した抵抗値を有する製品をローコストに製造する
ことができる抵抗器の製造方法を提供することができる
。
、安定した抵抗値を有する製品をローコストに製造する
ことができる抵抗器の製造方法を提供することができる
。
第1図は本発明の実施例方法により製造される抵抗器を
示す断面図、第2図乃至第6図はそれぞれ実施例方法の
製造工程を示す断面図、第7図は従来方法で製造される
抵抗器を示す断面図である。 1・・・抵抗器、2・・・基板、3・・・抵抗体層、4
a、4b・・・電極層、 5a、5b・・・接続用導体層、 6a、5b・・・保護層。
示す断面図、第2図乃至第6図はそれぞれ実施例方法の
製造工程を示す断面図、第7図は従来方法で製造される
抵抗器を示す断面図である。 1・・・抵抗器、2・・・基板、3・・・抵抗体層、4
a、4b・・・電極層、 5a、5b・・・接続用導体層、 6a、5b・・・保護層。
Claims (1)
- 基板上に抵抗体層を形成する工程と、この抵抗体層上の
全域に電極層を形成する工程と、この電極層のうち必要
領域以外の領域にレジスト層を形成する工程と、前記電
極層の必要領域にメッキ法により接続用導体層を形成す
る工程と、この接続用導体層上にメッキ法による導体製
の保護層を形成する工程と、前記レジスト層及びこのレ
ジスト層に対応する領域の電極層を除去する工程とを有
することを特徴とする抵抗器の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63014311A JP2654655B2 (ja) | 1988-01-25 | 1988-01-25 | 抵抗器の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63014311A JP2654655B2 (ja) | 1988-01-25 | 1988-01-25 | 抵抗器の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01189101A true JPH01189101A (ja) | 1989-07-28 |
| JP2654655B2 JP2654655B2 (ja) | 1997-09-17 |
Family
ID=11857551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63014311A Expired - Lifetime JP2654655B2 (ja) | 1988-01-25 | 1988-01-25 | 抵抗器の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2654655B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6242858A (ja) * | 1985-08-20 | 1987-02-24 | Oki Electric Ind Co Ltd | サ−マルヘツドの製造方法 |
-
1988
- 1988-01-25 JP JP63014311A patent/JP2654655B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6242858A (ja) * | 1985-08-20 | 1987-02-24 | Oki Electric Ind Co Ltd | サ−マルヘツドの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2654655B2 (ja) | 1997-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4792781A (en) | Chip-type resistor | |
| US4259607A (en) | Quartz crystal vibrator using Ni-Ag or Cr-Ni-Ag electrode layers | |
| JP2003168601A (ja) | チップ抵抗器 | |
| US5294910A (en) | Platinum temperature sensor | |
| EP0436385B1 (en) | Method of manufacturing a High-frequency inductor | |
| JP3239806B2 (ja) | 電子部品の製造方法 | |
| US9368308B2 (en) | Fuse in chip design | |
| JP2003045703A (ja) | チップ抵抗器及びその製造方法 | |
| JPH05267025A (ja) | チップ部品の製造法及び電子部品の製造法 | |
| JP4707890B2 (ja) | チップ抵抗器およびその製造方法 | |
| JP3825576B2 (ja) | チップ抵抗器の製造方法 | |
| JP2654655B2 (ja) | 抵抗器の製造方法 | |
| JP2668375B2 (ja) | 回路部品の電極製造方法 | |
| JP2918073B2 (ja) | リードフレームの製造方法 | |
| JP3134067B2 (ja) | 低抵抗チップ抵抗器及びその製造方法 | |
| JPH02303005A (ja) | 厚膜抵抗素子の製造方法 | |
| JP3175503B2 (ja) | チップ型圧電共振部品 | |
| JPS59169157A (ja) | 高周波回路 | |
| JP3880505B2 (ja) | 薄膜高周波回路及びその製造方法 | |
| JPH07254534A (ja) | 電子部品の外部電極形成方法 | |
| JP3201118B2 (ja) | チップ抵抗器 | |
| JPS606547B2 (ja) | 薄膜混成集積回路 | |
| JP2003037001A (ja) | チップ抵抗器およびその製造方法 | |
| JPH03214601A (ja) | 可変抵抗器 | |
| JPS5836841B2 (ja) | マイクロ波カツプラおよびその製造方法 |