JPH02303005A - 厚膜抵抗素子の製造方法 - Google Patents
厚膜抵抗素子の製造方法Info
- Publication number
- JPH02303005A JPH02303005A JP1124669A JP12466989A JPH02303005A JP H02303005 A JPH02303005 A JP H02303005A JP 1124669 A JP1124669 A JP 1124669A JP 12466989 A JP12466989 A JP 12466989A JP H02303005 A JPH02303005 A JP H02303005A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- resistor
- electrodes
- electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
- H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
- H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/003—Thick film resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は厚膜抵抗素子の製造方法に係り、特に抵抗値の
精度が良好な厚膜抵抗素子の製造方法に関する。
精度が良好な厚膜抵抗素子の製造方法に関する。
（従来の技術）
たとえばアルミナ基板面に、厚膜印刷法で厚さｌＯμ層
程度以上の複数対の電極層を被着形成し、これら対を成
す電極層に跨がらせて、同じく厚膜印刷法で抵抗体層を
被着形成して成る厚膜抵抗素子が実用に供されている。
程度以上の複数対の電極層を被着形成し、これら対を成
す電極層に跨がらせて、同じく厚膜印刷法で抵抗体層を
被着形成して成る厚膜抵抗素子が実用に供されている。
第３図はこのような厚膜抵抗素子がアレイ状に形成され
た構成例を平面的に、また第４図は断面的にそれぞれ示
したもので、１はアルミナ基板、２ａおよび２ｂは互い
に対を成す電極、３は前記電極２ａ、２ｂ間に跨がりか
つ、電気的に接続して配設された抵抗体層である。しか
して、前記アレイ状に形成された厚膜抵抗素子群は基板
１のスクライビングにより、チップ化し使用されている
が、この厚膜抵抗素子も他の電子部品の例に漏れず、小
形化の傾向にある。
た構成例を平面的に、また第４図は断面的にそれぞれ示
したもので、１はアルミナ基板、２ａおよび２ｂは互い
に対を成す電極、３は前記電極２ａ、２ｂ間に跨がりか
つ、電気的に接続して配設された抵抗体層である。しか
して、前記アレイ状に形成された厚膜抵抗素子群は基板
１のスクライビングにより、チップ化し使用されている
が、この厚膜抵抗素子も他の電子部品の例に漏れず、小
形化の傾向にある。
（発明が解決しようとする課題）
しかし、上記構成の厚膜抵抗素子の場合には次のような
不都合が往々認められる。すなわち、電極２ａ、２ｂ間
に跨がりかつ、電気的に接続して配設された抵抗体層３
について、抵抗値精度の低下が見られ、所望の機能を十
分に果し得ず、歩留りの悪さとともに実用上火きな問題
を呈している。
不都合が往々認められる。すなわち、電極２ａ、２ｂ間
に跨がりかつ、電気的に接続して配設された抵抗体層３
について、抵抗値精度の低下が見られ、所望の機能を十
分に果し得ず、歩留りの悪さとともに実用上火きな問題
を呈している。
本発明者らはこの点について、種々検討を進めた結果、
前記厚膜印刷で形成した抵抗体層３の断面形状の歪みに
大きく影響されていることを確認した。つまり、電極２
ａ、２ｂが１０μｍ以上と比較的厚く形成されているた
め、これら電極２ａ、２ｂ間に跨がりかつ電気的に接続
して配設された抵抗体層３の断面形状は、前記第４図に
示すようになって歪みを生じて抵抗値の精度低下を招来
する。しかして、この抵抗値の精度が低下する問題は厚
膜抵抗素子の微小化乃至小形化に伴い顕著に現われる。
前記厚膜印刷で形成した抵抗体層３の断面形状の歪みに
大きく影響されていることを確認した。つまり、電極２
ａ、２ｂが１０μｍ以上と比較的厚く形成されているた
め、これら電極２ａ、２ｂ間に跨がりかつ電気的に接続
して配設された抵抗体層３の断面形状は、前記第４図に
示すようになって歪みを生じて抵抗値の精度低下を招来
する。しかして、この抵抗値の精度が低下する問題は厚
膜抵抗素子の微小化乃至小形化に伴い顕著に現われる。
たとえば抵抗体層３を１１ＩＩ１１２程度の大きさとし
、高密度な抵抗アレーチップとする場合、前記断面形状
の歪みによる抵抗値精度の劣化が激しくなる傾向が認め
られる。前記断面形状の歪み発生を回避する一手段とし
て、電極層を印刷豚成する時のスクリーンマスクのエマ
ルジョン厚さを５μｍ 程度以下とし、抵抗体層の断面
形状を平担化する手段も考えられる。しかし、微小な電
極層および抵抗体層を形成する際、スクリーンマスクの
オープニング率によってはマスクの網目がパターンエツ
ジに現れ、電極パターンエツジが第３図に示すように波
打つため、結果的に抵抗値精度が悪くなると言う問題が
ある。
、高密度な抵抗アレーチップとする場合、前記断面形状
の歪みによる抵抗値精度の劣化が激しくなる傾向が認め
られる。前記断面形状の歪み発生を回避する一手段とし
て、電極層を印刷豚成する時のスクリーンマスクのエマ
ルジョン厚さを５μｍ 程度以下とし、抵抗体層の断面
形状を平担化する手段も考えられる。しかし、微小な電
極層および抵抗体層を形成する際、スクリーンマスクの
オープニング率によってはマスクの網目がパターンエツ
ジに現れ、電極パターンエツジが第３図に示すように波
打つため、結果的に抵抗値精度が悪くなると言う問題が
ある。
［発明の構成］
（課題を解決するための手段）
本発明は上記事情に対処してなされたもので、セラミッ
ク絶縁基板の所定面に厚膜印刷により膜厚５μｍ以下の
電極層を被告形成し、この印刷形成した電極層にエツチ
ング成形を施すことにより対を成す電極を形成した後、
その電極に跨がりかつ、電気的に接続させて厚膜印刷に
より抵抗体層を被告形成させ、次いで基板をスクライビ
ングする工程を具備して成ることを骨子とする。
ク絶縁基板の所定面に厚膜印刷により膜厚５μｍ以下の
電極層を被告形成し、この印刷形成した電極層にエツチ
ング成形を施すことにより対を成す電極を形成した後、
その電極に跨がりかつ、電気的に接続させて厚膜印刷に
より抵抗体層を被告形成させ、次いで基板をスクライビ
ングする工程を具備して成ることを骨子とする。
（作 用）
本発明によれば、厚膜印刷により先ず被告形成される対
を成す電極の厚さが５μｌ以下と比較較的薄く選択、設
定され、さらにエツチングによって成形されるため、対
を成す電極に跨がりかつ、電気的に接続させて厚膜印刷
で被告形成された抵抗体層の断面形状はフラットとなり
、前記断面形状の歪みや電極の形状乱れ（輪郭部の波打
ちなど）に起因する抵抗値の精度低下乃至劣化が全面的
に除去され、抵抗値粘度の良好な厚膜抵抗素子を常にか
つ、容易に製造し得る。
を成す電極の厚さが５μｌ以下と比較較的薄く選択、設
定され、さらにエツチングによって成形されるため、対
を成す電極に跨がりかつ、電気的に接続させて厚膜印刷
で被告形成された抵抗体層の断面形状はフラットとなり
、前記断面形状の歪みや電極の形状乱れ（輪郭部の波打
ちなど）に起因する抵抗値の精度低下乃至劣化が全面的
に除去され、抵抗値粘度の良好な厚膜抵抗素子を常にか
つ、容易に製造し得る。
（実施例）
以下第１図を参照して本発明の詳細な説明する。先ず、
セラミック絶縁基板たとえば厚さ０．４ｍｍのアルミナ
絶縁基板１を用意し、このアルミナ絶縁基板１の所定面
に、導電性ペーストを用い、厚膜印刷法により膜厚５μ
ｍ以下の電極層を被着形成する。次いで、前記被着形成
した電極層を乾燥乃至焼成した後、その電極層に所要の
マスキングを行い、選択的なエツチング処理を施してて
アレイ状に対を成す電極２ａ、２ｂを成形する。しかる
後、上記エツチング成形した電極２ａ、２ｂに跨がりか
つ、電気的に接続させて厚膜印刷法によってアレイ状に
抵抗体用ペーストを被告形成させ、乾燥、焼成を施して
所要の厚膜抵抗体層３を構成する。このようにして、ア
ルミナ絶縁基板１の所定面にアレイ状に所要の厚膜抵抗
体層３を構成した後、アルミナ絶縁基板１を所要の区画
線に沿ってスクライビングしてチップ化することによっ
て、本発明に係る厚膜抵抗素子は容易に製造し得る。
セラミック絶縁基板たとえば厚さ０．４ｍｍのアルミナ
絶縁基板１を用意し、このアルミナ絶縁基板１の所定面
に、導電性ペーストを用い、厚膜印刷法により膜厚５μ
ｍ以下の電極層を被着形成する。次いで、前記被着形成
した電極層を乾燥乃至焼成した後、その電極層に所要の
マスキングを行い、選択的なエツチング処理を施してて
アレイ状に対を成す電極２ａ、２ｂを成形する。しかる
後、上記エツチング成形した電極２ａ、２ｂに跨がりか
つ、電気的に接続させて厚膜印刷法によってアレイ状に
抵抗体用ペーストを被告形成させ、乾燥、焼成を施して
所要の厚膜抵抗体層３を構成する。このようにして、ア
ルミナ絶縁基板１の所定面にアレイ状に所要の厚膜抵抗
体層３を構成した後、アルミナ絶縁基板１を所要の区画
線に沿ってスクライビングしてチップ化することによっ
て、本発明に係る厚膜抵抗素子は容易に製造し得る。
第２図は上記により製造した厚膜抵抗素子を断面的に示
したもので表面フラットな状態を有しており、また抵抗
値精度も良好である。たとえばアルミナ基板１の所定面
に電極間距離０．５１とし形成した厚さ４μ■の電極２
ａ、 ２ｂの互いに対向する側にそれぞれ０．１ｍｍ重
なるよに抵抗体層３を配設した厚膜抵抗素子は、トリミ
ング処理をしなくても抵抗値精度が±２０％以内のもの
（歩留り）９９％以上であった。また、電極２ａ 、２
ｂおよび抵抗体層３をそれぞれ上記のようにアレイ状に
形成した場合には、複数の抵抗機能を要求されるデジタ
ル回路のプルアップ抵抗としてトリミング無しでも十分
かつ、１チツプにて実用に供し得た。
したもので表面フラットな状態を有しており、また抵抗
値精度も良好である。たとえばアルミナ基板１の所定面
に電極間距離０．５１とし形成した厚さ４μ■の電極２
ａ、 ２ｂの互いに対向する側にそれぞれ０．１ｍｍ重
なるよに抵抗体層３を配設した厚膜抵抗素子は、トリミ
ング処理をしなくても抵抗値精度が±２０％以内のもの
（歩留り）９９％以上であった。また、電極２ａ 、２
ｂおよび抵抗体層３をそれぞれ上記のようにアレイ状に
形成した場合には、複数の抵抗機能を要求されるデジタ
ル回路のプルアップ抵抗としてトリミング無しでも十分
かつ、１チツプにて実用に供し得た。
上記の如く本発明に係る厚膜抵抗素子（抵抗チップ）の
製造方法においては、厚膜印刷法により形成する電極層
の厚さは常に５μｍ以下に選択。
製造方法においては、厚膜印刷法により形成する電極層
の厚さは常に５μｍ以下に選択。
設定される。その理由は５μｍを超えた厚さとなると抵
抗体の断面形状の平滑性が損われて、所望通り抵抗値精
度を上げ得ないからである。また、上記印刷法で形成し
た電極層にエツチング処理を施し成形するのは電極の輪
郭部乃至周辺部が直線状として抵抗値精度の低下など防
止するためである。
抗体の断面形状の平滑性が損われて、所望通り抵抗値精
度を上げ得ないからである。また、上記印刷法で形成し
た電極層にエツチング処理を施し成形するのは電極の輪
郭部乃至周辺部が直線状として抵抗値精度の低下など防
止するためである。
なお、上記例では基板として、アルミナ基板を用いた場
合について説明したが、アルミナ基板以外の他の絶縁性
セラミックス基板も使用し得るし、また対を成す電極の
間隔や大きさなども上記例示に限定されないことは勿論
である。
合について説明したが、アルミナ基板以外の他の絶縁性
セラミックス基板も使用し得るし、また対を成す電極の
間隔や大きさなども上記例示に限定されないことは勿論
である。
［発明の効果］
本発明に係る厚膜抵抗素子乃至抵抗チップの製造方法に
よれば、トリミング処理など要せずとも実用に共し得る
製品を歩留りよくかつ、容易に得ることができる。つま
り構成乃至製造した時点で、製品の９９％以上が抵抗値
精度±２０％以内の範囲に収まっているため、この柾の
抵抗チップが通常抵抗値精度±２０％以内ならそのまま
実用に共されている実情からして、実用上多くの利点を
もたらすものと言える。
よれば、トリミング処理など要せずとも実用に共し得る
製品を歩留りよくかつ、容易に得ることができる。つま
り構成乃至製造した時点で、製品の９９％以上が抵抗値
精度±２０％以内の範囲に収まっているため、この柾の
抵抗チップが通常抵抗値精度±２０％以内ならそのまま
実用に共されている実情からして、実用上多くの利点を
もたらすものと言える。
第１図は本発明に係るアレイ状の膜厚抵抗素子の製造方
法例を説明するための平面図、第２図は本発明に係る製
造方法例で製造したアレイ状の膜厚抵抗素子の構成例を
示す断面図、第３図は従来の膜厚抵抗素子の製造方法を
説明するための平面図、第４図は従来の製造方法で製造
したアレイ状の膜厚抵抗素子の構成例を示す断面図であ
る。 １・・・・・・・・・セラミックス絶縁基板２ａ、２ｂ
・・・対を成す電極 ３・・・・・・・・・抵抗体層 出願人 株式会社 東芝 代理人 弁理士 須 山 佐 − ２ｂ ｔ、、栂 第１図 第２図 ｂ 第３図 第４図
法例を説明するための平面図、第２図は本発明に係る製
造方法例で製造したアレイ状の膜厚抵抗素子の構成例を
示す断面図、第３図は従来の膜厚抵抗素子の製造方法を
説明するための平面図、第４図は従来の製造方法で製造
したアレイ状の膜厚抵抗素子の構成例を示す断面図であ
る。 １・・・・・・・・・セラミックス絶縁基板２ａ、２ｂ
・・・対を成す電極 ３・・・・・・・・・抵抗体層 出願人 株式会社 東芝 代理人 弁理士 須 山 佐 − ２ｂ ｔ、、栂 第１図 第２図 ｂ 第３図 第４図
Claims (1)
- 【特許請求の範囲】 セラミック絶縁基板の所定面に厚膜ベタ印刷により膜厚
５μｍ以下の電極層を被着形成する工程と、 前記電極層をエッチングにより所定形状に成形し対を成
す電極を形成する工程と、 前記形成した電極に跨がらせかつ、電気的に接続させて
厚膜印刷により抵抗体層を被着形成させる工程と、 前記により抵抗体層を被着形成させたセラミック絶縁基
板をスクライビングしてチップ化する工程とを具備して
成ることを特徴とする厚膜抵抗素子の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1124669A JPH0795483B2 (ja) | 1989-05-18 | 1989-05-18 | 厚膜抵抗素子の製造方法 |
| US07/509,188 US5169493A (en) | 1989-05-18 | 1990-04-16 | Method of manufacturing a thick film resistor element |
| EP90304957A EP0398572A1 (en) | 1989-05-18 | 1990-05-08 | Method of manufacturing a thick film resistor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1124669A JPH0795483B2 (ja) | 1989-05-18 | 1989-05-18 | 厚膜抵抗素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02303005A true JPH02303005A (ja) | 1990-12-17 |
| JPH0795483B2 JPH0795483B2 (ja) | 1995-10-11 |
Family
ID=14891126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1124669A Expired - Lifetime JPH0795483B2 (ja) | 1989-05-18 | 1989-05-18 | 厚膜抵抗素子の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5169493A (ja) |
| EP (1) | EP0398572A1 (ja) |
| JP (1) | JPH0795483B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020079522A (ko) * | 2001-04-10 | 2002-10-19 | 야자키 소교 가부시키가이샤 | 후막저항판 및 그 제조방법 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5624782A (en) * | 1994-04-14 | 1997-04-29 | E. I. Du Pont De Nemours And Company | Method of manufacturing thick-film resistor elements |
| DE19817072A1 (de) * | 1998-04-17 | 1999-11-11 | Driescher Spezialfab Fritz | Steuerteil für eine Durchführung eines metallischen Leiters |
| DE102007063282A1 (de) * | 2007-12-27 | 2009-07-02 | Robert Bosch Gmbh | Verfahren zur Herstellung eines elektrischen Leiters durch Auftragen zumindest einer Paste, insbesondere Dickschichtpaste |
| CN111223620B (zh) * | 2020-01-10 | 2022-04-22 | 广东风华高新科技股份有限公司 | 一种片式精密薄膜排阻及其制造方法 |
| TWI791363B (zh) * | 2021-12-28 | 2023-02-01 | 國巨股份有限公司 | 微型電阻層之製造方法以及微型電阻器之製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5637177A (en) * | 1979-09-03 | 1981-04-10 | Hitachi Ltd | Resistor for heat-sensitive recording head and manufacture thereof |
| JPS5816503A (ja) * | 1981-07-22 | 1983-01-31 | ティーディーケイ株式会社 | 電子部品、電子部品集合体及びその製造方法 |
| JPS6246658A (ja) * | 1985-08-26 | 1987-02-28 | Mitsubishi Electric Corp | サーマルヘッドおよびその製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB727505A (en) * | 1952-10-14 | 1955-04-06 | British Insulated Callenders | Improvements in electric resistors |
| US3366519A (en) * | 1964-01-20 | 1968-01-30 | Texas Instruments Inc | Process for manufacturing multilayer film circuits |
| US3699650A (en) * | 1971-01-25 | 1972-10-24 | Spacetac Inc | Co-firing process for making a resistor |
| US4205392A (en) * | 1972-09-29 | 1980-05-27 | Owens-Illinois, Inc. | Gas discharge display device |
| US4138605A (en) * | 1976-09-13 | 1979-02-06 | Tektronix, Inc. | Thermal printing head |
| JPS604793B2 (ja) * | 1977-05-31 | 1985-02-06 | 日本電気株式会社 | 厚膜型サ−マルヘツドの製造方法 |
| US4241103A (en) * | 1977-05-31 | 1980-12-23 | Nippon Electric Co., Ltd. | Method of manufacturing an integrated thermal printing head |
| US4140817A (en) * | 1977-11-04 | 1979-02-20 | Bell Telephone Laboratories, Incorporated | Thick film resistor circuits |
| US4316920A (en) * | 1980-07-03 | 1982-02-23 | Bell Telephone Laboratories, Incorporated | Thick film resistor circuits |
| US4503090A (en) * | 1983-02-23 | 1985-03-05 | At&T Bell Laboratories | Thick film resistor circuits |
| US4539223A (en) * | 1984-12-19 | 1985-09-03 | E. I. Du Pont De Nemours And Company | Thick film resistor compositions |
-
1989
- 1989-05-18 JP JP1124669A patent/JPH0795483B2/ja not_active Expired - Lifetime
-
1990
- 1990-04-16 US US07/509,188 patent/US5169493A/en not_active Expired - Lifetime
- 1990-05-08 EP EP90304957A patent/EP0398572A1/en not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5637177A (en) * | 1979-09-03 | 1981-04-10 | Hitachi Ltd | Resistor for heat-sensitive recording head and manufacture thereof |
| JPS5816503A (ja) * | 1981-07-22 | 1983-01-31 | ティーディーケイ株式会社 | 電子部品、電子部品集合体及びその製造方法 |
| JPS6246658A (ja) * | 1985-08-26 | 1987-02-28 | Mitsubishi Electric Corp | サーマルヘッドおよびその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020079522A (ko) * | 2001-04-10 | 2002-10-19 | 야자키 소교 가부시키가이샤 | 후막저항판 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0398572A1 (en) | 1990-11-22 |
| US5169493A (en) | 1992-12-08 |
| JPH0795483B2 (ja) | 1995-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4470096A (en) | Multilayer, fully-trimmable, film-type capacitor and method of adjustment | |
| JPH02303005A (ja) | 厚膜抵抗素子の製造方法 | |
| JP2836303B2 (ja) | 角形チップ抵抗器およびその製造方法 | |
| JPH02303001A (ja) | 厚膜素子 | |
| JP2556065B2 (ja) | 抵抗内蔵電子部品の製造方法 | |
| JP3608569B2 (ja) | 抵抗器の製造方法 | |
| JPH11307304A (ja) | チップ抵抗器及びその製造方法 | |
| JP3557762B2 (ja) | 多連チップ抵抗器およびそれを実装する実装基板 | |
| JPS62169301A (ja) | 厚膜抵抗体の温度係数調整方法 | |
| JP3826046B2 (ja) | 抵抗器およびその製造方法 | |
| JPH04214601A (ja) | 機能修正用角形チップ抵抗器およびその製造方法 | |
| JPS6365601A (ja) | ネツトワ−ク抵抗の製造方法 | |
| JP3608570B2 (ja) | 抵抗器の製造方法 | |
| JPH0727989B2 (ja) | セラミックパッケージ型半導体装置の製造方法 | |
| JP2004146859A (ja) | 抵抗器の製造方法 | |
| JP3036214B2 (ja) | 角形チップ抵抗器の製造方法 | |
| JPS6045095A (ja) | 厚膜多層基板の製造方法 | |
| JPH0225276B2 (ja) | ||
| JPS58171896A (ja) | 湿式多層セラミツク基板およびその製造方法 | |
| JPH0677001A (ja) | チップ状電子部品及びその製造方法 | |
| JPS6362301A (ja) | 薄膜集積回路 | |
| JPS60105203A (ja) | 厚膜抵抗体の製造方法 | |
| JPS62266806A (ja) | 厚膜抵抗体の製造方法 | |
| JPH05135901A (ja) | 角形チツプ抵抗器およびその製造方法 | |
| JPH10303001A (ja) | 角形チップ抵抗器の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091011 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091011 Year of fee payment: 14 |