JPH01189244A - 二段階タイムスロット割付方法 - Google Patents

二段階タイムスロット割付方法

Info

Publication number
JPH01189244A
JPH01189244A JP1254688A JP1254688A JPH01189244A JP H01189244 A JPH01189244 A JP H01189244A JP 1254688 A JP1254688 A JP 1254688A JP 1254688 A JP1254688 A JP 1254688A JP H01189244 A JPH01189244 A JP H01189244A
Authority
JP
Japan
Prior art keywords
line
time slot
speed
slot allocation
allocation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1254688A
Other languages
English (en)
Other versions
JP2668910B2 (ja
Inventor
Tadao Nishimura
西村 忠男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63012546A priority Critical patent/JP2668910B2/ja
Publication of JPH01189244A publication Critical patent/JPH01189244A/ja
Application granted granted Critical
Publication of JP2668910B2 publication Critical patent/JP2668910B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、低速回線を時分割により多重化し、高速回線
を介して伝送する時分割多重装置のタイムスロット割付
方式に関するものでちる。
〔従来の技術〕
かかる多重装置においては、複数のタイムスロットを定
めておき、これらのタイムスロットへ低速回線および制
御チャネルを各個に割付、各タイムスロット中へ割付を
行なった各信号を挿入して伝送するものとなっており、
従来においては、制御チャネル用のタイムスロットと低
速回線用のタイムスロットとを同一時点において割付を
行なうものと表っている。
〔発明が解決しようとする課題〕
しかし、制御チャネルおよび低速回線の各タイムスロッ
トを同時に割付ているため、誤った割付  、による回
線設定が行なわれていると、回線相互間の切讐を行なっ
た場合に誤接続を生じ、この後に対向する多重装置間に
おいて対向チェックを行ない、誤接続を発見しても、予
測しない低速回極へ他の低速回線のデータが現われ、低
速回線相互間の機密保持が不能となる問題を生じている
〔課題を解決する丸めの手段〕
前述の問題を解決するため、本発明はつぎの手段により
構成するものとなっている。
すなわち、上述の通信システム−に用いるタイニス0ツ
ト割付方式において、タイムスロットの割付による回線
設定に用いる設定パラメータおよび回線設定状況のチェ
ックに用いるグ・ニックパラメータを定め、設定パラメ
ータを高速回線毎に分数しかつこの分数に基づいて高速
回線毎に割付順位を作成し、第1段階として制御チャネ
ル用のタイムスロットのみを割付け、この制御チャネル
を介してチェックパラメータにより割付順位を両多重装
置間においてチェックし、この結果が正常なときにのみ
第2段階として作成した割付順位により低速回線用のタ
イムスロット割付を行なうものとしている。
〔作用〕
したがって、第1段階において、制御チャネルを介する
両多重装置の割付順位チェックがなされ、この結果が正
常なときにのみ、第2段階として低速回線用のタイムス
ロット割付が行なわれるため、誤割付による回線設定の
誤りを生ずることが排除される。
〔実施例〕
以下、実施例を示す図によって本発明の詳細な説明する
第1図は、等制約な構成を示すブロック図であり、相対
向する多重装置1,2間を2回線の高速回線3によυ接
続し、多重化通信システムが構成されており、多重装置
1,2には、収容する複数の低速回線と対応して同回線
用のインターフェイス部111〜113 、211〜2
13が設けであると共に、制御部101 、201 、
および回線設定入力部102゜202が設けてあり、同
人力部102 、202による回線設定状況に応じて制
御部101 、201がタイムスロット割付部103 
、203を制御すると共に、同割付部103 、203
により制御チャネル121 、221を設定し、これら
および高速回線用のインターフェイス104 、204
を介して制御部101 、201相互間が制御上のデー
タ授受を8行なうものとなっている。
第2図は、制御部101 、201が行なうチェックパ
ラメータおよびタイムスロット割付順位の設定状況を示
す図であり、回線設定入力部102 、202より複数
ビットのデータとして入力された設定パラメータ400
は、低速回線のチャネル番号CH1〜CH9毎に伝送速
度401および多重化伝送に用いる高速回線の接続Id
NE402が定められており、これを高速回線毎に分類
し、かつ、この分類に基づき、伝送速度401に応じて
高速回線毎にタイムスロットの割付順位410 、42
0をテーブルとして作成する。
なお、伝送速度が同一のものはチャネル番号の預位にし
たがって配列する。
また、割付順位410 、420を両多重装置1,2間
において、短時間により対向チェックができるものとし
て割付順位410 、420のCRC演算を行ない、チ
ェックパラメータ411 、421を高速回線毎に求め
る。
制御部101 、201は、タイムスロットの割付に先
立ち、まず割付順位410 、420およびチェックパ
ラメータ411 、421を定めた後、第1R階として
制御チャネル121 、221用のタイムスロット割付
のみを行ない、これを介してチェックパラメータ411
 、421を用いて割付順位410 、420の対向チ
ェックを相互間において行なったうえ、この結果が一致
し正常であるときにのみ、第2段階として低速回線13
1〜133 、231〜233用のタイムスロット割付
を割付順位410 、420にしたがって行なう。
なお、多重装ff1l、2において低速回線のチャネル
番号CH1〜CH9を同一とし、 かつ、バイパスチャ
ネルを省略しているが、チャネル番号が異なる場合、ま
たは、バイパスチャネルを有する場合も同様に対処する
ことができる。
〔発明の効果〕
以上の説明により明らかなとおり本発明によれば、第1
段階において制御チャネル用のタイムスロットのみを割
付け、これを介して割付順位の対向チェックを行ない、
この結果が正常なときにのみ低速回線用のタイムスロッ
ト割付を割付順位により行なうものとし、2段階にわた
りタイムスロット割付を行表っているため、タイムスロ
ットの割付による回線設定に誤υを生ぜず、回線切替を
行なった場合にも、予測しない低速回線へ他の低速回線
のデータが現われることを完全に排除できるものとなり
、時分割多重装置のタイムスロット割付において顕著な
効果が得られる。
【図面の簡単な説明】
図は本発明の実施例を示し、第1図は等測的なブロック
図、第2図は割付順位およびチェックパラメータの設定
状況を示す図である・。 1.2・・・・多重化装置、3・・・・高速回線、10
1 、201・・・・制御部、102 、202・・・
・回線設定入力部、103 、104・・・・タイムス
ロット割付部、400・・・・設定パラメータ、410
 、420・・・・割付順位、411 、421・・・
・チェックパラメータ。 第2図

Claims (1)

    【特許請求の範囲】
  1. 相対向する時分割多重装置と、該両時分割多重装置間を
    接続する高速回線とからなる通信システムのタイムスロ
    ット割付方式において、タイムスロットの割付による回
    線設定に用いる設定パラメータおよび前記回線設定状況
    のチェックに用いるチェックパラメータを定め、前記設
    定パラメータを高速回線毎に分類しかつ該分類に基づい
    て前記高速回線毎に割付順位を作成し、第1段階として
    制御チャネル用のタイムスロットのみを割付け、該制御
    チャネルを介し前記チェックパラメータにより割付順位
    を前記両時分割多重装置間においてチェックし、該チェ
    ック結果が正常なときにのみ第2段階として前記割付順
    位により低速回線用のタイムスロット割付を行なうこと
    を特徴とする二段階タイムスロット割付方式。
JP63012546A 1988-01-25 1988-01-25 二段階タイムスロット割付方法 Expired - Lifetime JP2668910B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63012546A JP2668910B2 (ja) 1988-01-25 1988-01-25 二段階タイムスロット割付方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63012546A JP2668910B2 (ja) 1988-01-25 1988-01-25 二段階タイムスロット割付方法

Publications (2)

Publication Number Publication Date
JPH01189244A true JPH01189244A (ja) 1989-07-28
JP2668910B2 JP2668910B2 (ja) 1997-10-27

Family

ID=11808329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63012546A Expired - Lifetime JP2668910B2 (ja) 1988-01-25 1988-01-25 二段階タイムスロット割付方法

Country Status (1)

Country Link
JP (1) JP2668910B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01174037A (ja) * 1987-12-28 1989-07-10 Nec Corp 時分割多重化装置
JPH01176128A (ja) * 1987-12-30 1989-07-12 Nec Corp 時分割多重システムの回線設定チェック方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01174037A (ja) * 1987-12-28 1989-07-10 Nec Corp 時分割多重化装置
JPH01176128A (ja) * 1987-12-30 1989-07-12 Nec Corp 時分割多重システムの回線設定チェック方式

Also Published As

Publication number Publication date
JP2668910B2 (ja) 1997-10-27

Similar Documents

Publication Publication Date Title
US5345439A (en) Multi purpose digital signal regenerative processing apparatus
US4471480A (en) Programmable controller for a TDM digital multiplexer-demultiplexer combination
DE60215050T2 (de) Verfahren zur automatisierten verbindungserkennung in optischen netzen
US3978327A (en) Program-controlled data processor having two simultaneously operating identical system units
US5497370A (en) Network system
US20210033795A1 (en) Fibre-optic cross-connection system
US5577096A (en) Transmission system having stand-by line switching facility
JPH05308351A (ja) クロック供給装置
US5323383A (en) Control information transmission apparatus for use in time division multiplex communication systems
JP2668910B2 (ja) 二段階タイムスロット割付方法
JPH01174037A (ja) 時分割多重化装置
US5809010A (en) Tributary protection system
JPS6277729A (ja) 多重化装置における回線制御方式
KR100299043B1 (ko) 동기식 전송 시스템에서 오버 헤드의 디씨씨 채널 데이터 처리장치 및 방법
CA1279132C (en) Ring transmission system
KR100678260B1 (ko) 광전송장치의 패스스루 및 애드/드롭 커넥션을 위한 채널재할당 방법
JP2689668B2 (ja) 制御パスバックアップ方式
JP2513931B2 (ja) 回線切替方式
JPH01176128A (ja) 時分割多重システムの回線設定チェック方式
JPH02143751A (ja) 分岐挿入通信システム
JPH0771066B2 (ja) データ伝送装置
JPH02159196A (ja) 同軸網通信装置
US20020046302A1 (en) Multi-interface telephony test system using separate interface cards
JPH01176129A (ja) 時分割多重装置
JPS6179399A (ja) 分岐接続装置