JPH01189632A

JPH01189632A - 薄膜トランジスタ

Info

Publication number: JPH01189632A
Application number: JP63015185A
Authority: JP
Inventors: Hisaya Baba; 馬場　久也
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1988-01-26
Filing date: 1988-01-26
Publication date: 1989-07-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕本発明は、薄膜トランジスタに関する。

〔従来技術及びその問題点〕

液晶テレビ等に使用される液晶表示装置としては、高コ
ントラスト及び高時分割駆動が要求されるため、アクテ
ィブマトリクス形を用いることが提案されている。この
アクティブマトリクス形の液晶表示装置は、画素となる
透明電極及びこの透明電極に接続されたスイッチング素
子をマトリクス状に多数配列した基板と、この基板に配
列された複数の透明電極に対向する他方の透明電極を設
けた対向基板と、及びこれらの基板間に封入された液晶
として備えている。そして、前記スイッチング素子とし
て、薄膜トランジスタを用いることが提案されている。

第５図に上述した従来の薄膜トランジスタ１（以後、Ｔ
ＦＴｌと記述する）の断面図を示す。

同図に示すＴＦＴｌは逆スタガ形の薄膜トランジスタで
あり絶縁性基板２上にゲート電極３、ゲート絶縁膜４、
半導体膜５が順次積層形成され、この半導体膜５上のチ
ャネル領域６を除く両端にドレイン電極７とソース電極
８が形成されて、これらによってトランジスタ領域を有
している。そして、チャネル領域６を保護して電気的特
性を安定させるために、前記ドレイン電極７、チャネル
領域６、ソース電極８を被覆する２酸化シリコンの保護
膜９が形成されている。

ところで、以上の如く構成されたＴＦＴｌはゲート電極
３に電圧を印加することにより前述したスイッチング素
子として以下の様に動作する。ゲート電極３に正の電圧
Ｖ、を印加しない場合には半導体膜５内の電子の移動は
ほとんどなく、ドレイン電極７とソース電極８間に電圧
を印加してもドレイン電極７とソース電極８間（チャン
ネル領域６）にはほとんど電流が流れない。しかし、ゲ
ート電極３に正の電圧■６を印加するとゲート絶縁膜４
と半導体膜５の界面伺近に電子が誘起され、ドレイン電
極７とソース電極８間に印加された電圧により生しる電
界により、チャネル領域６を介してドレイン電極７とソ
ース電極８間にトレイン電流ＩＤが流れる。

このようにＴＦＴｌのドレイン電流■、は、ゲート電圧
■６によって制御されるので、前述したアクティブマト
リクス型の液晶表示装置のスイッチング素子として用い
ることができる。ところで、ゲート電極３に正のゲート
電圧Ｖ６を印加することによって半導体膜５とデー１〜
絶縁膜４の界面付近に誘起される電子の面密度ｎば、デ
ー１〜絶縁膜４の静電容量をＣ７とすれば、ｎ＝ｃ４　　ＨＶＧ　／　ｑ　　　（１，１）となる（
ｑは単位電荷）。

また、ゲート絶縁膜４の静電容量Ｃ１は、ゲート絶縁膜
の比誘電率をεとゲート絶縁膜４の厚さｄとすれば、となるので（ε。は真空の誘電率）、ゲート絶縁膜４に
同一の物質を用い、同一の製造工程で同一構造のＴＰＴ
を製造した場合、それらのＴＰＴの静電容量Ｃ８は等し
くなるはずであり、したがって、全てのＴＰＴについて
ＶＧ−ＩＩ］特性は一致するはずであるが、実際に複数
製造したＴＰＴのＶ、−Ｉ、、特性は同一にはならない
。

第６図に、実際に同一の製造工程で製造した複数のＴＰ
Ｔについて、そのＶｃ　　　ＩＤ特性を測定した結果を
示す。

＝３− 尚、同図において、縦軸をドレイン電流Ｉ、として単位
はアンペア（Ａ）で示し、横軸をゲート電圧■、として
単位はポルＩ−（Ｖ）で示す。

同図において実線で示した曲線ａば、ゲート絶縁膜とし
て用いた物質の比誘電率や予め定めたゲート絶縁膜の厚
さ等に基づく設計上のＶｃ　　　Ｉｎ特性の曲線である
。そして、この曲線ａで示されるＴＰＴと同じ値に定め
た比誘電率やゲート絶縁膜の厚さを基に同一の工程にお
いて製造される全てのＴＦＴの■。−■９特性は、曲線
ａと同じになるはずである。しかし、実際に製造された
複数のＴＰＴについてその■。−■、特性を測定してみ
ると、各ＴＰＴのＶＧ−ＩＤ特性曲線は、曲線ａと一致
しない場合が多く、曲線ａに対しゲート電圧軸ｖＧに沿
って左右にシフトした曲線になる。

すなわち、第６図において破線で示す曲線ａの左側に示
される曲線すや曲線ａの右側に示される曲線Ｃのように
各々独自のＶｃ　　　Ｉｎ特性を示す。

このように製造されるＴＰＴのＶ　ｃ　　　Ｉ　ｎ特性
が同一の特性を示さない原因として、例えばゲート絶縁
膜４または保護膜９に存在する固定電荷の影響が考えら
れている。

例えば、ゲート絶縁膜４または保護膜９内に正の固定電
荷が存在する場合、ＴＦＴのＶ　ｃ　　　Ｉ　ｎ特性は
曲線９の左側にある曲線すののような曲線になり、逆に
ゲート絶縁膜４または保護膜９内に負の固定電荷が存在
する場合にはそのＶ、−ＩＤ特性は曲線ａの右側にある
曲線Ｃのような曲線になることが知られている。

このように製造されるＴＰＴの■。＝１．特性が各ＴＰ
Ｔによって異なってしまうためにＴＰＴをスイッチング
素子として用いた場合、各ＴＰＴによって闇値電圧が異
なる。

例えば、第６図に示すようにＩ、が１０ｐＡ以上流れる
場合をＴＰＴの導通状態（オン）とみなし、そのオンと
なる最小のゲート電圧■６を閾値電圧ｖＴＨに設定した
場合、Ｖｃ　　　Ｉ。特性が曲線ａ、ｂ、ｃで示される
ＴＰＴの闇値電圧■１１１は、それぞれＶＬｈａ　、Ｖ
ｔｈｂ　、Ｖｔｈｃとなる。

このように同一製造工程で製造しても、各ＴＦＴのＶ、
−ＩＤ特性が一致しないためＴＰＴをスイッチング素子
に用いたアクティブマトリクス形の液晶表示パネルを同
一製造工程で量産した場合、各液晶表示パネルによって
ＴＰＴの闇値電圧が異なり、同一のゲート電圧により駆
動した場合、光の透過率が各液晶表示パネルによって異
なってしまう。例えばＴＰＴの設計において、ゲート絶
縁膜の厚さ、比誘電率等を定めることによって得られる
設計上のＶ、−１゜特性が第６図に示す曲線ａであると
しＴＰＴを駆動するためのゲート電圧Ｖ６の値はその曲
ｙＡａを基にして、最適なオン電流とオフ電流が得られ
る値に設定する。しかし、実際に製造された液晶表示パ
ネルのＴＰＴの■６−■。特性が曲線ａの左方向ヘシフ
トした場合ＴＰＴの遮断時のオフ抵抗Ｒ８ＦＦが小さく
なるために、非走査期間時のリーク電流が太き（なる。

このため、非走査期間中に画素キャパシタに蓄積されて
いる電荷が放電して行き液晶に加わる印加電圧が徐々に
低下する。このため明となる画素がしだいに暗くなり画
面のコントラストが悪くなる。

また逆にＴＰＴのｖｃ−Ｉｎ特性が曲線ａの右方向にシ
フトした場合には、ＴＰＴの導通時のオン抵抗Ｒ８Ｎが
大きくなり、走査期間時に画素キャパシタに充電される
信号電荷の量が少なくなるので液晶に加わる電圧が十分
な値とならず光の透過率が小さくなって画面のコントラ
ストが悪くなる（画面全体が暗くなる）。

このように同一製造工程で製造しても各液晶表示パネル
のＴＰＴのＶＧ−１，特性が、一致しないので、これら
のＴＰＴを例えば液晶テレビの液晶表示パネルに用いた
場合、その液晶表示パネルのコントラストが部分的に異
なってしまう。また、これらのＴＰＴを用いた複数の液
晶表示パネル同士を比較した場合、各々の液晶表示パネ
ルのコントラストが異なるので、同一のコントラストの
液晶表示パネルを製造することばできない。

〔発明の目的〕

本発明は上記従来の問題点に鑑み、電気的特性が変更可
能な薄膜トランジスタを提供することを目的とする。

〔発明の要点〕

本発明は上記目的を達成するために、半導体層の上方に
ゲート絶縁膜とは異なる第２の絶縁膜を介してゲート電
極、ソース電極、ドレイン電極以外の他の電極を形成し
たことを要点とする。

〔実　　施　　例〕

以下、本発明の実施例について図面を参照しながら説明
する。第１図は本発明の実施例である液晶表示パネルの
スイッチング素子用のＴＰＴＩＯの断面図である。同図
を参照しながらＴＦＴｌｏの構成を説明すると、まずガ
ラス等から成る透明な絶縁性基板１１上に、クロム（Ｃ
ｒ）、モリブデン（ＭＯ）、チタン（Ｔｉ）、アルミニ
ウム（Ａ＃）等から成るゲート電極２２が形成され、そ
のゲート電極２２を被覆して窒化シリコン（ＳｉＮ）、
酸化シリコン（ＳｉＯｚ）等から成るゲート絶縁膜２３
が形成されている。このゲーｔ−’ｈｆＡ縁膜２３上に
はアモルファスシリコン、多結晶シリコン等から成る半
導体膜２４が形成されており、この半導体膜２４のチャ
ネル領域２５以外の上部及びその近辺にはアルミニウム
（Ａβ）、金（Ａｕ）等から成るドレイン電極２６、ソ
ース電極２７が形成されている。以上のように形成され
たゲート電極　２２、ゲート絶縁膜２３、半導体膜２４
、ドレイン電極２６、ソース電極２７はトランジスタ領
域２０を構成している。

また、ゲート絶縁膜２３上にはＩ　Ｔ　Ｏ（Ｉｎｄｉｕ
ｍＴｉｎ　０ｘｉｄｅ）等から成る透明な画素電極１４
が形成されておりその画素電極１４の一端はトランジス
タ領域２０のソース電極２７に被覆されている。

さらに、トランジスタ領域２０及び画素電極１４上を覆
って酸化シリコン（Ｓ　ｓ　Ｏｚ　）等から成る第２の
絶縁膜１３が形成されている。そして、この第２の絶縁
膜１３上のゲート電極２２と対向する位置にアルミニウ
ム（Ａβ）や遮光性の金属から成る第４の電極２８が形
成されている。

以上のように構成されたＴＰＴＩＯの動作を第２図を参
照しながら説明する。

第２図は、本発明のＴＰＴＩＯのＶ。−■、特性図であ
り、縦軸がドレイン電流Ｉ。（単位はアンペア（Ａ））
　、横軸はゲート電圧ＶＧ　　（単位はボルト（■））
となっている。第２図において比誘電率やゲート絶縁膜
の厚さを予め定めた値に基づいて製造されたＴＰＴの電
気的特性すなわちＶＧ　　ＩＤ特性を曲線ａで示す。す
ると、同一工程で製造されるＴＰＴのＶ、−Ｉ、特性は
曲線ａと一致するはずである。しかしながら、実際に製
造されるＴＰＴＩＯのＶ、−１，特性は前述したゲート
絶縁膜または保護膜に存在する固定電荷の影響により製
造されるＴＰＴＩＯによって曲線ａと一致せず、曲線す
あるいは曲線Ｃのような特性を示す。

本実施例では、ゲート電極２２と第４の電極２８とに電
圧を印加することによりＴＰＴＩＯの闇値電圧Ｖ　７　
Ｈを変化させることが可能となっている。

すなわち第４の電極２８の印加電圧をＶ４、ゲート電極
２２の印加電圧を■６とし、電圧Ｖ４と■６との電位差
をＶ　（、４とした場合、正のバイアス電圧Ｖ（，４を
ゲート電極２２と第４の電極２８の間に印加することに
よりＴＰＴＩＯの半導体膜２４に電界が印加され、その
ＶＧ−ＩＤ特性の曲線をＴＰＴＩＯの闇値電圧Ｖ　ｔ　
ｈ　ａの値が大きくなる方向あるいは、値の小さくなる
方向にシフトすることができる。例えば、正のバイアス
電圧Ｖ　Ｂ、　４を印加すれば闇値電圧の値の大きくな
る方向に、負のバイアス電圧Ｖ　（、４を印加すれば値
の小さくなる方向にシフトする。このバイアス電圧ＶＢ
、４の値は、製造された複数のＴＰＴ全てのＶｃ　　　
ＩＤ特性を測定し、設計上のＶｃ　　　Ｉｎ特性の闇値
電圧値を基準にして、全てのＴＰＴについてその基準と
なる闇値電圧値からの変位を求めることにより決まる。

そして、その変位に対応した適切なバイアス電圧Ｖ　Ｇ
４を印加することにより製造される各ＴＰＴの■。−Ｉ
Ｄ特性を一致させることができる。

従って、製造される全てのＴＰＴにおいて、同じ電気的
特性を持たせることができる。

次に以上のように構成されたＴＰＴＩＯをスイッチング
素子に用いたアクティブマトリクス形の液晶表示パネル
について、第３図、第４図を用いて説明する。

第３図に示すようにＴＰＴパネルは複数のＴＰＴがマト
リクス状に配列されている。各々のＴＰＴは前述した第
１図のＴＰＴの積層構造と同様に形成されており、第３
図のＡ−Ａ’線で切断した断面形状は前述した第１図に
示されている断面形状と同様である。

これらＴＰＴが配列されたＴＰＴパネルの絶縁性基板１
１の端には、図示していない駆動用のＬＳＩからの信号
配線とボンディングするためのゲート入力端子４１ａ、
ドレイン入力端子４２ａ、第４の電極入力端子４３ａが
形成されており、ゲート入力端子４１ａに接続されたゲ
ート電極２２とドレイン入力端子４２ａに接続されたド
レイン電極２６がマトリクス状に形成されている。また
、ゲート端子４１ａ及びゲート電極２２は絶縁基板１１
上を等間隔に形成され、ドレイン端子４２ａ及びドレイ
ン電極２６も絶縁基板１１上を等間隔で形成されている
。更に第４の電極２８はゲート電極２２の上方にこのゲ
ート電極２２と同一の幅〜１２− で形成されている。そして、ゲート電極２２とドレイン
電極２６の交差する箇所には前記Ｔ’　Ｆ　Ｔ１０が形
成されている。すなわちその交差箇所には、絶縁基板１
１上にゲート電極２２が形成されており、このゲート電
極２２の上方にゲート絶縁膜２３を介して半導体膜２４
が矩形状に形成されている（第４図参照）。そして、こ
の矩形状に形成された半導体膜２４の長辺方形の片側の
縁上に沿ってドレイン電極２６が形成されており、更に
その半導体膜２４の反対側の縁上に沿ってソニス電極２
７が形成されている。そして、このソース電極の一部は
画像電極１４に接続されている。

更に、上述したゲート絶縁膜１３、半導体膜２４、ソー
ス電極２７、ドレイン電極２６、画素電極１４を被覆し
て第２の絶縁膜１３が形成されており、この第２の絶縁
膜１３上には第４の電極２８が形成されている。

以上のように構成された液晶表示パネル４０を複数製造
した場合、スイッチング素子であるＴＰＴＩＯの闇値電
圧が異なるために、同一のゲート電圧で駆動すると各液
晶表示パネルの画素のコン１〜ラストが違う。しかし、
本実施例のＴＰＴを用いることにより、液晶表示パネル
同士のコントラストを同じにすることができる。

すなわち、製造された液晶表示パネル毎について個々の
液晶表示パネルに用いられる全てのＴＰＴのＶＧ　　　
ＩＤ特性を測定し、それらＶＧ−ＩＤ特性を平均化した
時の闇値電圧を算出する。そしてパネル毎に得られた闇
値電圧を一致するように個々のパネルの第４の電極入力
端子４３ａから正又は負の所定のバイアス電圧■４を加
えて、調整する。前述したように、正のバイアス電圧■
４を加えることにより、闇値電圧を値の大きい方向にシ
フトさせることができ、負のバイアス電圧Ｖ４を印加す
ることにより闇値電圧を値の小さい方向にシフ１〜させ
ることができる。したがって、液晶表示パネル同士のコ
ントラストの調整が可能となる。

尚、第４の電極入力端子４３ａは全てのＴＰＴに共通接
続されているが、走査線単位毎に接続するようにすれば
、行または列毎のＴＦＴの閾値電圧を微調整することも
可能であり、この場合、更にきめ細かく液晶表示パネル
のコントラストを調整できる。また、第４の電極２８に
遮光性を有する不透明な金属を用いれば、遮光膜として
の効果が得られ、特に半導体膜２４として光電流が流れ
やすいアモルファスシリコンを用いた場合、照明光の入
射によるＴＰＴＩＯのオフ抵抗の低下を防止することが
できる。また、走査選択時にゲート電極２２にゲート電
圧■。を印加すると同時に、第４の電極２８からも所定
電圧を印加するようにすれば、ＴＰＴＩＯのオン電流を
従来よりも約２倍程度まで増加させることが可能になり
、このためスイッチング速度（オフからオンへの立ち上
がり）も速くすることができる。

尚、本発明は上記実施例の逆スタガ形のＴＰＴに限定さ
れることなくコプラナ形、逆コプラナ形、スタガ形等の
ＴＦＴにも適用できる。

〔発明の効果〕

以上説明したように本発明によれば、電圧が供給される
第４電極を半導体膜をはさんで、ゲート電極と対向する
位置に形成し、この第４の電極によって電界が半導体に
印加されるのでＴＰＴの電気的特性を制御することがで
きる。

【図面の簡単な説明】

第１図は本発明のＴＰＴの断面図、第２図は本発明のＴＰＴの電気的特性を示した図、第３図は本発明のＴＰＴをスイッチング素子に用いたＴ
ＰＴパネルの部分平面図、第４図は第２図のＢ−Ｂ　’線で切断した断面図、第５
図は従来のＴＰＴの断面図、第６図は上記従来のＴＰＴの電気的特性を示す図である
。１３・・・第２の絶縁膜、２２・・・ゲート電極、２３・・・ゲート絶縁膜、２４・・・半導体膜、２６・　・・ドレイン電極、２７・・・ソース電極、第４図第５図

Claims

【特許請求の範囲】

　絶縁性基板上に順次積層形成したゲート電極、ゲート
絶縁膜、半導体膜と、前記半導体膜の両端及びその周辺
を覆うソース電極及びドレイン電極と、これらゲート電
極、ゲート絶縁膜、半導体膜、ソース電極、ドレイン電
極を被覆する第２の絶縁膜と、この第２の絶縁膜の上方
の前記ゲート電極と対向する位置に設けられ、前記ゲー
ト電極、ソース電極、ドレイン電極とは異なる他の電極
とを具備したことを特徴とする薄膜トランジスタ。