JPH01189918A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01189918A JPH01189918A JP1616488A JP1616488A JPH01189918A JP H01189918 A JPH01189918 A JP H01189918A JP 1616488 A JP1616488 A JP 1616488A JP 1616488 A JP1616488 A JP 1616488A JP H01189918 A JPH01189918 A JP H01189918A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polycrystalline silicon
- silicide
- contact hole
- phosphorus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 53
- 238000009792 diffusion process Methods 0.000 claims abstract description 33
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 32
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 109
- 239000012535 impurity Substances 0.000 claims description 20
- 239000011229 interlayer Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 6
- 239000003870 refractory metal Substances 0.000 claims description 2
- 239000002184 metal Substances 0.000 abstract description 45
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 19
- 239000011574 phosphorus Substances 0.000 abstract description 19
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 17
- 238000002844 melting Methods 0.000 abstract description 9
- 238000005468 ion implantation Methods 0.000 abstract description 8
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 238000004804 winding Methods 0.000 abstract 4
- 239000002019 doping agent Substances 0.000 abstract 2
- 230000008018 melting Effects 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- -1 phosphorus ion Chemical class 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に拡散層と金
属配線との接続方法に関する。
属配線との接続方法に関する。
従来、半導体基板上に形成された拡散層と金属配線間の
電気的接続は、特にコンタクト孔の径が1μm以下の微
細な場合に於いては、拡散層上の層間絶縁膜に垂直にコ
ンタクト孔を開口したのち、半導体基板上に厚く多結晶
シリコンを成長させ、次に異方性エツチングにより、そ
の多結晶シリコン層を全面エツチングし、コンタクト孔
中にのみ多結晶シリコン層を残してコンタクト孔を多結
晶シリコン層で埋込んだ後、この多結晶シリコン中に拡
散層と同一導電型の不純物をイオン注入し、熱処理によ
りその不純物を拡散層に至るまで拡散せしめ、その後金
属層を半導体基板上に成長させ、その金属層を所定のパ
ターンにパターニングし、配線を形成することによって
、拡散層と金属配線との電気的接続を行なっていた。
電気的接続は、特にコンタクト孔の径が1μm以下の微
細な場合に於いては、拡散層上の層間絶縁膜に垂直にコ
ンタクト孔を開口したのち、半導体基板上に厚く多結晶
シリコンを成長させ、次に異方性エツチングにより、そ
の多結晶シリコン層を全面エツチングし、コンタクト孔
中にのみ多結晶シリコン層を残してコンタクト孔を多結
晶シリコン層で埋込んだ後、この多結晶シリコン中に拡
散層と同一導電型の不純物をイオン注入し、熱処理によ
りその不純物を拡散層に至るまで拡散せしめ、その後金
属層を半導体基板上に成長させ、その金属層を所定のパ
ターンにパターニングし、配線を形成することによって
、拡散層と金属配線との電気的接続を行なっていた。
以r第4図(a)〜(e)を参照して説明する。
まず第4図(a)に示す様に、P型半導体基板11に形
成されたN型拡散層12上の層間絶縁膜13に垂直に微
細なく直径約1μm以下)コンタクト孔10を形成する
。
成されたN型拡散層12上の層間絶縁膜13に垂直に微
細なく直径約1μm以下)コンタクト孔10を形成する
。
次に第4図(b)に示す様に、P型半導体基板11上に
減圧CVD法により厚く多結晶シリコンM14を成長さ
せる。この時多結晶シリコン層14の膜厚をコンタクト
孔1oの直径の約2倍程度とすれば、コンタクト孔lo
中に多結晶シリコンを完全に埋込んで、かつ多結晶シリ
コン層上部では、コンタクト孔のくぼみをほとんど無く
すことができる。
減圧CVD法により厚く多結晶シリコンM14を成長さ
せる。この時多結晶シリコン層14の膜厚をコンタクト
孔1oの直径の約2倍程度とすれば、コンタクト孔lo
中に多結晶シリコンを完全に埋込んで、かつ多結晶シリ
コン層上部では、コンタクト孔のくぼみをほとんど無く
すことができる。
次に第4図(c)に示す様に、異方性エツチングにより
多結晶シリコン層14を全面にエツチングし、コンタク
ト孔10中にのみ多結晶シリコン層14を残す0次に、
拡散層と同一導電型の不純物としてリン(P)を多結晶
シリコンN14中にイオン注入する。この時のイオン注
入量は、1015〜1016cIII−2のオーダーで
ある。
多結晶シリコン層14を全面にエツチングし、コンタク
ト孔10中にのみ多結晶シリコン層14を残す0次に、
拡散層と同一導電型の不純物としてリン(P)を多結晶
シリコンN14中にイオン注入する。この時のイオン注
入量は、1015〜1016cIII−2のオーダーで
ある。
次に第4図(d)に示す様に、熱処理を行い、リンをN
型拡散層12に至るまで拡散せしめ、コンタクト孔10
中の多結晶シリコン層14をN型gP結晶シリコン層1
4Bとする。次に、全面に金属N18を成長させる。
型拡散層12に至るまで拡散せしめ、コンタクト孔10
中の多結晶シリコン層14をN型gP結晶シリコン層1
4Bとする。次に、全面に金属N18を成長させる。
次に第4図(e)に示す様に、金属層18を所定のパタ
ーンにパターニングし、金属配線18Aを形成すること
により、金属配線18AとN型拡散層12との電気的接
続が完了する。
ーンにパターニングし、金属配線18Aを形成すること
により、金属配線18AとN型拡散層12との電気的接
続が完了する。
上述した従来の半導体装置の製造方法における電気的接
続方法では、金属配線18AとN型拡散層12とを接続
するための、不純物が拡散されたN型多結晶シリコン1
4B中の不純物濃度を高くすることが非常に困難である
。なぜならば、不純物イオン注入量をI X 1016
cm−2程度以上に行なうと、非常に長時間のイオン注
入時間が必要となり、半導体装置を製造する上で、大量
生産に支障をきたすなどの不都合がある。
続方法では、金属配線18AとN型拡散層12とを接続
するための、不純物が拡散されたN型多結晶シリコン1
4B中の不純物濃度を高くすることが非常に困難である
。なぜならば、不純物イオン注入量をI X 1016
cm−2程度以上に行なうと、非常に長時間のイオン注
入時間が必要となり、半導体装置を製造する上で、大量
生産に支障をきたすなどの不都合がある。
そのため、不純物イオン注入量がlX1016cm−2
程度の時、多結晶シリコン中の不純物濃度は高々、10
1019cTオーダー程度としかならず(コンタクト孔
の深さが1〜1.5μmの場合)、不純物拡散された多
結晶シリコンの電気抵抗値を低くし、金属配線と拡散層
とを低抵抗で接続することが困難であった。
程度の時、多結晶シリコン中の不純物濃度は高々、10
1019cTオーダー程度としかならず(コンタクト孔
の深さが1〜1.5μmの場合)、不純物拡散された多
結晶シリコンの電気抵抗値を低くし、金属配線と拡散層
とを低抵抗で接続することが困難であった。
本発明の目的は、拡散層と金属配線とを低抵抗で接続す
ることのできる半導体装置の製造方法を提供することに
ある。
ることのできる半導体装置の製造方法を提供することに
ある。
本発明の半導体装置の製造方法は、−導電型半導体基板
上に逆導電型拡散層を形成したのち全面に層間絶縁膜を
形成する工程と、前記拡散層上の前記層間絶縁膜にコン
タクト層を形成する工程と、前記半導体基板上に多結晶
シリコン層を成長させコンタクト孔を埋めたのち異方性
エツチングにより全面をエツチングし多結晶シリコン層
を前記コンタクト孔中にのみ残す工程と、コンタクト孔
が埋められた前記層間絶縁膜を含む全面に高融点金属の
シリサイド層を形成すると共に該シリサイド層中に逆導
電型の不純物をイオン注入する工程と、熱処理により前
記シリサイド層中の不純物を前記コンタクト孔中の多結
晶シリコン層を通して前記拡散層に至るまで拡散させる
工程と、前記シリサイド層上に金属層を形成したのち該
金属層とシリサイド層とを同時にパターニングして配線
を形成する工程とを含んで構成される。
上に逆導電型拡散層を形成したのち全面に層間絶縁膜を
形成する工程と、前記拡散層上の前記層間絶縁膜にコン
タクト層を形成する工程と、前記半導体基板上に多結晶
シリコン層を成長させコンタクト孔を埋めたのち異方性
エツチングにより全面をエツチングし多結晶シリコン層
を前記コンタクト孔中にのみ残す工程と、コンタクト孔
が埋められた前記層間絶縁膜を含む全面に高融点金属の
シリサイド層を形成すると共に該シリサイド層中に逆導
電型の不純物をイオン注入する工程と、熱処理により前
記シリサイド層中の不純物を前記コンタクト孔中の多結
晶シリコン層を通して前記拡散層に至るまで拡散させる
工程と、前記シリサイド層上に金属層を形成したのち該
金属層とシリサイド層とを同時にパターニングして配線
を形成する工程とを含んで構成される。
次に、本発明について図面を参照して説明する。
第1図(a)〜(e)は本発明の第1の実施例を説明す
るための工程順に示した半導体チップの断面図である。
るための工程順に示した半導体チップの断面図である。
まず第1図(a)に示す様に、P型半導体基板11にイ
オン注入等によりN型拡散層12とその上に5i02等
からなる層間絶縁膜13を形成する。次でこの層間絶縁
膜に直径的1μmのコンタクト孔10を形成する。
オン注入等によりN型拡散層12とその上に5i02等
からなる層間絶縁膜13を形成する。次でこの層間絶縁
膜に直径的1μmのコンタクト孔10を形成する。
次に第1図(b)に示す様に、P型半導体基板11上に
減圧CVD法により、厚い多結晶シリコン層14を成長
する。この時多結晶シリコン層の膜厚をコンタクト孔1
0の直径の約2倍程度にすれば、コンタクト孔10中に
多結晶シリコンを完全に埋込んでかつ、多結晶シリコン
層上部では、コンタクト孔10のくぼみをほとんど無く
すことができる。
減圧CVD法により、厚い多結晶シリコン層14を成長
する。この時多結晶シリコン層の膜厚をコンタクト孔1
0の直径の約2倍程度にすれば、コンタクト孔10中に
多結晶シリコンを完全に埋込んでかつ、多結晶シリコン
層上部では、コンタクト孔10のくぼみをほとんど無く
すことができる。
次に第1図(c)に示す様に、異方性エツチングにより
多結晶シリコン層14を全面エツチングし、コンタクト
層10中のみ多結晶シリコン層14を残す。次にW、M
O等の高融点金属のシリサイド層15をスパッタ法又は
CVD法により1000〜3000人の厚さに成長させ
、次で不純物としてリン16をシリサイド層15中にイ
オン注入を行なう。この時のリンのイオン注入量は10
15〜1016国−2のオーダーである。
多結晶シリコン層14を全面エツチングし、コンタクト
層10中のみ多結晶シリコン層14を残す。次にW、M
O等の高融点金属のシリサイド層15をスパッタ法又は
CVD法により1000〜3000人の厚さに成長させ
、次で不純物としてリン16をシリサイド層15中にイ
オン注入を行なう。この時のリンのイオン注入量は10
15〜1016国−2のオーダーである。
次に第1図(d)に示す様に、熱処理を行ないシリサイ
ド層15中のリン16を多結晶シリコン層14を通過し
て、N型拡散層12に至るまで拡散させる。この時シリ
サイド層15中のリンの拡散係数は、Siのそれに比較
し2行程度大きいため、多結晶シリコン層14上のシリ
サイド層15中のリン16が多結晶シリコン層14中l
\拡散し、多結晶シリコン14上のシリサイド層中の不
純物濃度が低下しても、すぐに、コンタクト部の多結晶
シリコン層と接触していない回りのシリサイド層からリ
ンが供給されるため、多結晶シリコン層14中には、大
量のリンが拡散され、電気抵抗値の低いN+型多結晶シ
リコン14Aが形成される0次に、シリサイド層15上
に金属層18を形成する。
ド層15中のリン16を多結晶シリコン層14を通過し
て、N型拡散層12に至るまで拡散させる。この時シリ
サイド層15中のリンの拡散係数は、Siのそれに比較
し2行程度大きいため、多結晶シリコン層14上のシリ
サイド層15中のリン16が多結晶シリコン層14中l
\拡散し、多結晶シリコン14上のシリサイド層中の不
純物濃度が低下しても、すぐに、コンタクト部の多結晶
シリコン層と接触していない回りのシリサイド層からリ
ンが供給されるため、多結晶シリコン層14中には、大
量のリンが拡散され、電気抵抗値の低いN+型多結晶シ
リコン14Aが形成される0次に、シリサイド層15上
に金属層18を形成する。
次に第1図(e)に示す様に、金属層18及びその下の
シリサイド層15を所定のパターンに同時にパターニン
グし、金属配線19を形成することにより、金属配線1
9とN型拡散層12との電気的接続が完了する。
シリサイド層15を所定のパターンに同時にパターニン
グし、金属配線19を形成することにより、金属配線1
9とN型拡散層12との電気的接続が完了する。
このように第1の実施例によれば、コンタクト孔10中
に形成された多結晶シリコン層中の不純物としてのリン
の濃度を、従来の製造方法に比較して3〜5倍に高める
ことができるため、N型拡散層12と金属配線19とは
低抵抗で接続できる。
に形成された多結晶シリコン層中の不純物としてのリン
の濃度を、従来の製造方法に比較して3〜5倍に高める
ことができるため、N型拡散層12と金属配線19とは
低抵抗で接続できる。
第2図(a)〜(C)は本発明の第2の実施例を説明す
るための工程順に示した半導体チップの断面図である。
るための工程順に示した半導体チップの断面図である。
まず第2図(a)に示す様に、第1図(a)。
(b)に示した第1の実施例と同様の操作により、層間
絶縁膜13に形成したコンタクト孔10に多結晶シリコ
ン14を埋込んだ後、第2の多結晶シリコン層24を約
1000人の厚さに成長させる。次に全面にW、M、等
からなる高融点金属膜25を約1000人の厚さに成長
させ、次でリン16を第2の多結晶シリコン層24と高
融点金属膜25との界面付近にイオン注入分布のピーク
を有する様にイオン注入し、界面混合を生じせしめる。
絶縁膜13に形成したコンタクト孔10に多結晶シリコ
ン14を埋込んだ後、第2の多結晶シリコン層24を約
1000人の厚さに成長させる。次に全面にW、M、等
からなる高融点金属膜25を約1000人の厚さに成長
させ、次でリン16を第2の多結晶シリコン層24と高
融点金属膜25との界面付近にイオン注入分布のピーク
を有する様にイオン注入し、界面混合を生じせしめる。
この時のリンのイオン注入量は1015〜1 () 1
6cm−2のオーダーである。
6cm−2のオーダーである。
次に第2図(b)に示す様に、熱処理を行ない第2の多
結晶シリコン24と高融点金属膜25を反応させシリサ
イド層25Aを形成すると同時に、コンタクト孔10中
の多結晶シリコン層14を通して、リンを拡散層12に
至るまで拡散させる。この時第1図(d)に示したのと
同様の現象が生じ、多結晶シリコン層14中に大量のリ
ンが拡散され、電気抵抗の低い、多結晶シリコン層14
Aが形成される。次にシリサイド層15上に金属層18
を形成する。
結晶シリコン24と高融点金属膜25を反応させシリサ
イド層25Aを形成すると同時に、コンタクト孔10中
の多結晶シリコン層14を通して、リンを拡散層12に
至るまで拡散させる。この時第1図(d)に示したのと
同様の現象が生じ、多結晶シリコン層14中に大量のリ
ンが拡散され、電気抵抗の低い、多結晶シリコン層14
Aが形成される。次にシリサイド層15上に金属層18
を形成する。
次に第2図(c)に示す様に、金属層18及びその下の
シリサイドff125Aを所定のパターンに同時にパタ
ーニングして金属配線19Aを形成することにより、金
属配線19AとN型拡散層12との電気的接続が完了す
る。
シリサイドff125Aを所定のパターンに同時にパタ
ーニングして金属配線19Aを形成することにより、金
属配線19AとN型拡散層12との電気的接続が完了す
る。
第3図は本発明の第3の実施例を説明するための半導体
チップの断面図であり、本発明を金属配線と不純物が拡
散され配線として用いられる多結晶シリコン層との接続
に応用したものである。
チップの断面図であり、本発明を金属配線と不純物が拡
散され配線として用いられる多結晶シリコン層との接続
に応用したものである。
すなわち第3図に示すように、P型半導体基板11上に
酸化II!31を介してN型不純物が導入された多結晶
シリコン配線32を形成したのち、全面に層間絶縁膜1
3Aを形成する。
酸化II!31を介してN型不純物が導入された多結晶
シリコン配線32を形成したのち、全面に層間絶縁膜1
3Aを形成する。
以下第1の実施例の場合と同様に操作し、コンタクト孔
中にN+型型詰結晶9937層14A形成し、その上に
シリサイド層15と金属層18とからなる金属配線19
を形成する。
中にN+型型詰結晶9937層14A形成し、その上に
シリサイド層15と金属層18とからなる金属配線19
を形成する。
この第3の実施例においても多結晶シリコン配線32と
金属配線19とは低抵抗で接続される。
金属配線19とは低抵抗で接続される。
以上説明したように本発明は、拡散層と金属配線との電
気的接続を行なう場合、層間絶縁膜のコンタクI・孔中
に設けた多結晶シリコン層に、この上に設けられ不純物
が導入された高融点金属のシリサイド層から、多量の不
純物を拡散させることにより、拡散層と金属配線との電
気的接続が低抵抗で行なえるという効果かある。また、
多結晶シリコン層中へ拡散する不純物のイオン注入の注
入量を、従来方法に比較し低減することが可能となるた
め、半導体装置を大量に生産するのに有利である。
気的接続を行なう場合、層間絶縁膜のコンタクI・孔中
に設けた多結晶シリコン層に、この上に設けられ不純物
が導入された高融点金属のシリサイド層から、多量の不
純物を拡散させることにより、拡散層と金属配線との電
気的接続が低抵抗で行なえるという効果かある。また、
多結晶シリコン層中へ拡散する不純物のイオン注入の注
入量を、従来方法に比較し低減することが可能となるた
め、半導体装置を大量に生産するのに有利である。
また、多結晶シリコン層と金属配線との間に、高融点金
属のシリサイド膜が存在するため、多結晶シリコン層と
金属配線との反応を防止でき、金属配線中へのシリコン
の吸われを防止でき、コンタクト部に於ける抵抗の増大
や断線を防止できるという効果もある。
属のシリサイド膜が存在するため、多結晶シリコン層と
金属配線との反応を防止でき、金属配線中へのシリコン
の吸われを防止でき、コンタクト部に於ける抵抗の増大
や断線を防止できるという効果もある。
第1図(a) 〜(e)、第2図(a)〜(C)及び第
3図は本発明の第1.第2及び第3の実施例を説明する
ための半導体チップの断面図、第4図(a)〜(e)は
従来の半導体装置の製造方法を説明するための半導体チ
ップの断面図である。 10・・・コンタクト孔、11・・・P型半導体基板、
12・・・N型拡散層、13.13A・・・層間絶縁膜
、14・・・多結晶シリコン層、14A・・・N++多
結晶シリコン層、15・・・シリサイド層、16・・・
リン、18・・・金属層、19.19A・・・金属配線
、24・・・第2の多結晶シリコン層、25・・・高融
点金属膜、25A・・・シリサイド層、31・・・酸化
膜、32・・・多結晶シリコン配線。
3図は本発明の第1.第2及び第3の実施例を説明する
ための半導体チップの断面図、第4図(a)〜(e)は
従来の半導体装置の製造方法を説明するための半導体チ
ップの断面図である。 10・・・コンタクト孔、11・・・P型半導体基板、
12・・・N型拡散層、13.13A・・・層間絶縁膜
、14・・・多結晶シリコン層、14A・・・N++多
結晶シリコン層、15・・・シリサイド層、16・・・
リン、18・・・金属層、19.19A・・・金属配線
、24・・・第2の多結晶シリコン層、25・・・高融
点金属膜、25A・・・シリサイド層、31・・・酸化
膜、32・・・多結晶シリコン配線。
Claims (1)
- 一導電型半導体基板上に逆導電型拡散層を形成したの
ち全面に層間絶縁膜を形成する工程と、前記拡散層上の
前記層間絶縁膜にコンタクト孔を形成する工程と、前記
半導体基板上に多結晶シリコン層を成長させコンタクト
孔を埋めたのち異方性エッチングにより全面をエッチン
グし多結晶シリコン層を前記コンタクト孔中にのみ残す
工程と、コンタクト孔が埋められた前記層間絶縁膜を含
む全面に高融点金属のシリサイド層を形成すると共に該
シリサイド層中に逆導電型の不純物をイオン注入する工
程と、熱処理により前記シリサイド層中の不純物を前記
コンタクト孔中の多結晶シリコン層を通して前記拡散層
に至るまで拡散させる工程と、前記シリサイド層上に金
属層を形成したのち該金属層とシリサイド層とを同時に
パターニングして配線を形成する工程とを有することを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1616488A JPH01189918A (ja) | 1988-01-26 | 1988-01-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1616488A JPH01189918A (ja) | 1988-01-26 | 1988-01-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01189918A true JPH01189918A (ja) | 1989-07-31 |
Family
ID=11908868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1616488A Pending JPH01189918A (ja) | 1988-01-26 | 1988-01-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01189918A (ja) |
-
1988
- 1988-01-26 JP JP1616488A patent/JPH01189918A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5234850A (en) | Method of fabricating a nitride capped MOSFET for integrated circuits | |
| EP0415537B1 (en) | Method for manufacturing a wiring contact portion of a semiconductor device | |
| EP0033495B1 (en) | Process for fabricating a high speed bipolar transistor | |
| US5128272A (en) | Self-aligned planar monolithic integrated circuit vertical transistor process | |
| JP2699921B2 (ja) | 半導体装置の製造方法 | |
| JP2799304B2 (ja) | 半導体素子のコンタクト導電層形成方法並に半導体素子のジャンクションおよびコンタクト導電層形成方法 | |
| US5443994A (en) | Method of fabricating a semiconductor device having a borosilicate glass spacer | |
| EP0732746A2 (en) | Process for doping two levels of a double poly bipolar transistor after formation of second poly layer | |
| TW201803022A (zh) | 半導體元件結構以及在基板中形成半導體插塞的方法 | |
| JPH06104384A (ja) | 高値抵抗及びその製造方法 | |
| JP2817230B2 (ja) | 半導体装置の製造方法 | |
| JP2874234B2 (ja) | 半導体装置の製造方法 | |
| KR100312383B1 (ko) | 반도체 소자의 트랜지스터 형성방법 | |
| KR930011113B1 (ko) | 반도체장치의 접촉플러그 제조방법 | |
| JP2565161B2 (ja) | 半導体装置の製造方法 | |
| KR100326250B1 (ko) | 트랜지스터의얕은접합형성을위한반도체소자제조방법 | |
| JPS6333839A (ja) | 半導体装置の製造方法 | |
| JPH02284424A (ja) | 半導体装置の製造方法 | |
| JPS62160730A (ja) | 半導体装置の製造方法 | |
| JPH04159719A (ja) | 半導体装置の製造方法 | |
| JPH03116783A (ja) | 半導体装置 | |
| JPH01243526A (ja) | 半導体装置の製造方法 | |
| JPS63170922A (ja) | 配線方法 | |
| JPH0719779B2 (ja) | 半導体装置の製造方法 | |
| JPH06302682A (ja) | 半導体装置の製造方法 |