JPH01189984A

JPH01189984A - 半導体レーザ装置

Info

Publication number: JPH01189984A
Application number: JP1619088A
Authority: JP
Inventors: Yoshihiro Koizumi; 善裕小泉
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1988-01-26
Filing date: 1988-01-26
Publication date: 1989-07-31

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は半導体レーザ装置に関する。

（従来の技術）高度情報化社会の構築に伴い、光通信システムの大容量
化、通信ネットワークの高度化が要求されている。光通
信システムの大容量化に際しては、光源として、高速の
半導体レーザが要求纏れる。一方、通信ネットワークの
高度化に伴い、加入者系光通信システムに対しては低価
格の半導体レーザが切望されている。

前者の高速半導体レーザの要求に対しては、第２図（Ａ
）に示すようなｐ−ｎ電流ブロック層２５．２６の幅を
メサ３８により狭小化し、接合容量低減により高速化を
図ったメサ型半導体レーザ（ＮｉｓｈＮ１５ｈｉ　ｅｔ
ａｌ、　、　１８ｔｈ　Ｃｏｎｆｅｒｅｎｃｅ　ｏｎ　
５ｏｌｉｄＳｔａｔｅ　Ｄｅｖｉｃｅｓ　ａｎｄ　Ｍａ
ｔｅｒｉａｌｓ、　Ｔｏｋｙｏ、　１９８６゜９ｐ１７
７−１８０　）及び第２図（Ｂ）に示すような、高抵抗
半導体層３９をメサ両脇に埋め込むことにより、寄生容
量を極く低減した高抵抗半導体層埋め込み型半導体レー
ザ装置（Ｋａｔｏ　ｅｔａｌ、、　　１９ｔｈＣｏｎｆ
ｅｒｅｎｃａ　ｏｎ　５ｏｌｉｄ　５ｔａｔｅ　Ｄｅｖ
ｉｃｅｓ　ａｎｄＭａｔｅｒｉａｌｓ、　Ｉｏｋｙｏ、
　１９８７．　ｐｐ９５−９８）の要求に対しては、現
在、長波長帯で発光するＩｎＰ系材料を用いた半導体レ
ーザでは実現されていない。

第２図（Ｂ）に示した高抵抗半導体層埋め込み型半導体
レーザは、活性層発光領域へのｔ流狭さくにｐ−ｎ電流
ブロック層を用いていないから、ｐ−ｎ接合面の正確な
制御を要せず、高抵抗半導体層が再現性よく得られれば
、高い素子歩留まりが得られ、高速半導体レーザとして
のみならず、加入者光通信システム用光源として、安価
で高性能な半導体レーザとして期待できる。

（発明が解決しようとする課題）現在のところ第２図（Ｂ）に示した従来の高抵抗半導体
層埋め込み型半導体レーザが有する最大の問題点は、良
品素子の歩留まりが上がらないことにある。これは、高
抵抗埋め込み層３９が、ウェハ内で均一に再現性よく高
抵抗化していないことによる。

以上述べたように、従来の技術では、良品素子歩留まり
の高い高抵抗半導体層埋め込み型半導体レーザ装置を得
ることが難しかった。そこで、本発明の目的は、高抵抗
半導体層埋め込み型半導体レーザに新たなデバイス構造
を導入し、高い良品素子歩留まりを得ることにある。

（課題を解決するための手段）前述の課題を解決し上記目的を達成するために本発明が
提供する手段は、半導体基板上に第１のクラッド層と活
性層と第２のクラッド層とキャップ層とが順に積層移れ
てなる半導体積層構造を有する半導体レーザ装置であっ
て、前記半導体積層構造を含むメサが前記半導体基板の
（１００）面Ｇ、：＜０１１＞方向に形成され、前記メ
サの側面が前記キャップ層から前記第２のクラッド層の
途中まで（ｔｌｌ）Ａ面をなし、かつ、前記第２のクラ
ッド層の途中から少なくとも前記活性層および前記第１
のクラッド層まで（１１１）Ｂ面をなし、前記（１１１
）Ａ面及び（１１１）Ｂ面を側面に有する前記メサは下
部から少なくとも該メサの前記キャップ層の高きまで高
抵抗半導体層で埋め込まれていることを特徴とする。

（作用）深い準位を形成する不純物を半導体に添加するとキャリ
アが深い準位に捕獲され、高抵抗化することが知られて
いる。を子の捕獲準位をＥｔ。

フェルミ準位をＦとすると、Ｆ＞Ｅ、となるとき半導体
は深い準位を形成する。従って深い準位を形成するため
には、電子の捕獲密度Ｎ、を上げることと、真性半導体
の不純物密度Ｎ、を下げることの２点が重要となる。

長波長半導体レーザに使用されるＧａＩｎＡｓＰ／　Ｉ
ｎＰ系材料では、鉄（Ｆｅ）、コバルト（ｃｏ）等が深
い準位を形成することが知られている０例えば、ハイド
ライド気相成長法（ＶＰＥ）により、鉄ドーピングイン
ジウム燐（Ｆｅ−ＩｎＰ）を（１００）基板上に成長し
、鉄の活性濃度Ｎｔ−Ｉ　ＸＩＱ”ｃｍ−”　。

不純物濃度Ｎ１ｗ５１ｘｌＯ”ｃｍ−’の場合、鉄ドー
ピングインジウム燐層の抵抗率ρは、ρ−ＩＸＩＯ”Ω
・ｑ程度の高抵抗となる。

（１００）または（００１）基板上に成長した鉄ドーピ
ングインジウム燐層は前述のように、高抵抗となるが、
凹凸のある基板を埋め込み成長する場合は、（１００）
または（００１）面以外の成長面が現れる０例えば、第
３図に示すようなく０１１＞方向に平行な逆メサでは、
逆メサ側面に（１１１）Ａ面が露出しており、逆メサの
頭部に誘電体膜４０のついた基板４１を埋め込むと、第
４図に示すように、（１１１）Ａ面の成長が促されなが
ら、（１００）面が埋まってゆく。

本発明者の実験によると、深い準位を形成する不純物を
添加した高抵抗半導体層の抵抗率は成長する面方位に強
く依存することがわかった。そして、成長速度の速い面
はど抵抗率は低抵抗化することを見出した。ところで、
（１１１）Ａ面は■−Ｖ族化合物半導体の成長において
最も成長速度が速い面である。したがって、（１１１）
Ａ面の側壁に成長した鉄ドーピングインジウム燐層は、
十分に高抵抗化せずｎ型の低抵抗領域となり、この低抵
抗領域を通じて電流が漏れることが、木発明者らの実験
で明らかとなった。このため、第２図ＣＢ）に示す半導
体レーザを作製すると、第５図に示す漏れ電流５７が生
じ、発振しきい値電流の上昇、外部微分量子効率の低下
をもたらすことを見出した。

一方、（１１１）Ｂ面ヘノ成長テハ、ｍ−ｖｇ化合物半
導体で最も遅い成長面の一つで、（１１１）Ｂ面を、メ
サ側壁にもつ基板を埋め込んだ場合、成長する面は（１
００）面が支配的になり、良好な高抵抗埋め込み層が得
られるものと考えられる。

本発明によれば、第１図に示す通り、＜０１１〉方向に
平行なメサにおいて、活性領域１５に至らない深さまで
、（１１１）Ａ面より成る逆メサ１３を形成し、その後
、活性領域１５を含み基板１７に到達する深啓まで（１
１１）Ｂ面より成る順メサ１６を形成し、基板面よりメ
サ頭部の高さまで高抵抗半導体層１４で埋め込む、この
とき、第６図に示すように埋め込み層６０は、活性領域
６５の両脇では（１００）面のみ埋め込み成長し、（１
１１）Ａ面の逆メサの出た側面の両脇のみ低抵抗領域６
８が存在する。したがって、電流は活性領域６５へのみ
有効に閉じ込められ、これにより、しきい値を流が低く
、寄生容量の小言い半導体レーザが得られる。さらに、
（１１１）Ａ面の逆メサ形状の側面では低抵抗領域６８
が形成されているから、逆メサ部６４に流れる電流は広
がり、電流フンタクト層６３における過度の電流集中が
避けられ、電流フンタクト層６３と電極６１との接合部
における劣化が抑制笹れ、信頼性向上にも役立つ。

（実施例）次に本発明の実施例について第１図を参照して説明する
。

硫黄（Ｓ）ドーピングｎ型インジウム燐基板１７上にハ
イドライド気相成長法を用いてｎ型インジウム燐（Ｉｎ
Ｐ）クラッド層１６、ガリウム・インジウム・砒素・燐
（ＩｎＧａＡｓＰ　）活性層１５、ｐ型インジウム燐（
ＩｎＰ）クラッド層１３、ｐ型ガリウム・インジウム・
砒素會燐（ＩｎＧａＡｓＰ　）キャップ層１２を順次エ
ピタキシャル成長させる。各層の厚みはそれぞれ、１１
７１　、０．１ｍ　、　１．５Ｍ　、　０．５−とする
。

次に幅５−の５ｉ０＊エツチングマスクを＜０１１＞方
向に、ＣＶＤＦＩｌ術とフォトリソグラフィー技術によ
り形成する。さらに、化学上・ンチング法によりブロム
メタノールにより、Ｓｉｇｎをマスクとして深ｔ１．５
Ｐ＠程度ｐ型キャップ層及びｐ型りラ・シト層を除去す
る。このとき、５ｉｎｓマスクのある部分では、（１１
１）Ａ面の逆メサが形成される０次に、希釈したＨＢｒ
溶液を用いてさらに化学上・ノチングを進める。すると
ガリウム・インジウム砒素燐層はＨＢｒ溶液にエツチン
グきれないから、活性層にてエツチングが停止する。次
に硫酸系工・ｙチャシトを用いてメサ部以外の活性層を
工・ノチングする。さらに、塩酸・燐酸混合溶液を用い
てｎ型クラッド層をエツチングする。このとき、メサの
形状は（１１１）Ｂ面が現れて、順メサ形状となる０以
上の加工により形成されたメサ付き基板を、メサ頭部の
Ｓｉｇｎエツチングマスクを残したまま、鉄ドーピング
高抵抗インジウム燐層（Ｆｅ−ＩｎＰ）１４をハイドラ
イド気相成長法を用いて埋め込み成長を行なう。このと
きメサ上では、Ｓｉ０ｇエツチングマスクがあるから結
晶が成長しない。

Ｆｅ−ＩｎＰ層をメサの高さに到達するまで、深き４〜
４．５ＰＥｒｎ程度成長きせる０次に基板を厚み１４〇
−程度になるまで研磨し、電極１０　、１８を両面に真
空蒸着法により形成し、アニーリングを行なって、全て
の加工を終了する。

実際に、以上の工程で半導体レーザを作製したところ、
発振しきい値寛流Ｉ＊ｈ−２０ｍＡ、外部微分量子効率
約２０％となり、良好な特性を示すと同時に、良品素子
歩留まりが約５０％となり、従来の第２図（Ｂ）に示す
高抵抗半導体層埋め込みレーザの良品素子歩留まり約１
０％に比較し、良品素子歩留まりが大幅に改善された。

（発明の効果）以上に説明したように、本発明の半導体レーザ装萱は、
活性領域の両側のメサ形状を（１１１）Ｂ面より成る順
メサ、その上部を（１１１）Ａ面より成る逆メサとし、
メサ側面をメサ頭部に至る高さまで高抵抗半導体層によ
り埋め込むことにより形成され、活性領域外への漏れ電
流が極低く、同時に良品素子歩留まりが高く、信頼性に
優れている。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示す断面図である。第２図は従来の高速変調可能な半導体レーザ装置を示す
断面図で、同図（Ａ）はメサ型２重チャネルプレーナ埋
め込みへテロ構造レーザダイオード、同図（Ｂ）は高抵
抗半導体埋め込みし−ザダイオードをそれぞれ示す、第
３図はメサの方向を説明するための基板模式図である。第４図は（１１１）Ａ面を側面にもつメサの埋め込み成
長の過程を説明するための概念図である。第５図は逆メ
サをもつ２重へテロ基板を高抵抗半導体層で埋め込んで
作製したレーザダイオードの漏れ電流の箇所を説明する
ための概念図である。第６図は本発明による素子を作製
した場合に形成きれる高抵抗領域及び低抵抗領域を示す
模式図である。１０・・・電極、１１・・・誘電体絶縁膜、１２・・・
コンタクト層、１３・・・クラッド層（逆メサ）、１４
・・・高抵抗半導体層、１５・・・活性領域、１６・・
・クラッド層（順メサ）、１７・・・基板、１８・・・
電極、２０・・・保護電極、２１・・・電極、２２・・
・誘電体絶縁膜、２３・・・フンタクト層、２４・・・
クラッド層、２５・・・ｔｔｉＬブロック層、２６・・
・電流ブロック層、２７・・・クラッド層、２８・・・
活性層、２９・・・基板、３０・・・電極、３１・・・
電極、３２・・・誘電体絶縁膜、３３・・・コンタクト
層、３４・・・クラッド層、３５・・・活性領域、３６
・・・基板、３７・・・電極、３８・・・メサ、３９・
・・高抵抗半導体層、４０・・・エツチングマスク、４
１・・・半導体基板、５０・・・電極、５１・・・誘電
体絶縁膜、５２・・・高抵抗領域、５３・・・低抵抗領
域、５４・・・フンタクト層、５５・・・クラッド層、
５６・・・活性領域、５７・・・漏れ電流、５８・・・
電極、６０・・・高抵抗半導体層、６１・・・電極、６
２・・・誘電体絶縁膜、６３・・・フンタクト層、６４
・・・クラッド層、６５・・・活性領域、６６・・・基
板、６７・・・電極。

Claims

【特許請求の範囲】

半導体基板上に第１のクラッド層と活性層と第２のクラ
ッド層とキヤップ層とが順に積層されてなる半導体積層
構造を有する半導体レーザ装置において、前記半導体積
層構造を含むメサが前記半導体基板の（１００）面に＜
０１１＞方向に形成され、前記メサの側面が前記キャッ
プ層から前記第２のクラッド層の途中まで（１１１）Ａ
面をなし、かつ、前記第２のクラッド層の途中から少な
くとも前記活性層および前記第１のクラッド層まで（１
１１）Ｂ面をなし、前記（１１１）Ａ面及び（１１１）
Ｂ面を側面に有する前記メサは下部から少なくとも該メ
サの前記キャップ層の高さまで高抵抗半導体層で埋め込
まれていることを特徴とする半導体レーザ装置。