JPH0119112B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は負荷補償機能付時計用回路に関するも
のである。

時計における負荷補償機能とは、時計機構を動
かすステツプモータを極力小電力で駆動すること
により、電源電池の小型化、薄型化および長寿命
化をはかろうとするもので、通常時ステツプモー
タに与える駆動信号の時間巾をエネルギ的に余裕
の少ない状態にまで切りつめておき、その代わり
モータの動作を定常的にチエツクし、もし正常に
動作しなかつた場合（例えば日付の切り替り直前
でカレンダー機構を駆動中のための負荷増大時
や、環境温度が下つて電源電池の内部抵抗増加時
に起こり得る）には直ちにより巾の広い駆動信号
を追加出力して増大した負荷トルクを克服してス
テツプ動作を完遂させようとするもので、その思
想は周知である。しかし、そのための回路の検査
は、従来は後述するように検査装置側で必要な信
号を作り出す工夫をして行つていたため容易では
なかつた。

本発明においては時計の側の回路に工夫をして
模擬負荷回路を附加することにより、試験装置の
改造を不要とし、テストに要するコストを低減さ
せ、かつ機能動作の信頼性を高める手段を提供す
ることをその目的とするものである。

回路のテストに関する事情を明らかにするた
め、まず従来の負荷補償技術について、特に回路
的に詳細な説明を加えることから始める。第１図
は従来の時計のブロツク図を示す一例であつて、
発振回路１の出力は分周回路２に印加され、該分
周回路２の出力は出力制御回路３に印加される。
該出力制御回路３の出力端Ａ及びＢには負荷が接
続されるが、該負荷は具体的には例えばステツプ
モータ４であつて、該モータ４により時刻指示装
置６が駆動される。前記出力端Ａ及びＢは負荷状
態検出回路７に接続され、該負荷状態検出回路７
の出力は前記出力制御回路３に接続される。

上記第１図に示す時計の動作は次に述べる如く
である。分周回路２より１秒周期信号及びこれよ
り周期の短い信号が出力制御回路３に印加される
と、該出力制御回路３はこれらの信号を基に駆動
出力信号を作成するが、該駆動出力信号は通常出
力端Ａ及びＢが共に低電位（以下“Ｌ”と略記す
る）であつて、１秒毎に出力端Ａ及びＢが交互に
短時間高電位（以下“Ｈ”と略記する）になる。
従つてコイル５には１秒毎に交互に逆向きの電流
が短時間流れる。この電流によりモータ４が駆動
されるが、駆動出力信号はモータ４が所定の回転
角を回転する以前に打切られるため、駆動出力信
号打切り後、前記モータ４は慣性により回転を続
け、やがてモータ４が所定の回転角に達すると、
以後減衰振動して所定の回転角の位置に停止す
る。モータ４が前記減衰振動中に前記コイル５に
誘起する逆起電圧はモータ４の運動の状態を良く
示すため、モータ４が正常に回転したかどうかを
確認するために使用する事が出来る。具体的には
前記駆動出力信号の打切り後、ある時間経過後に
発生している逆起電圧の向きを調べる事によつて
検出が行われる。この検出を行う直前（駆動出力
信号の打切り後から検出を行なうまでの期間）ま
で前記出力端Ａ，Ｂは共に“Ｌ”に固定されてい
て、前記コイル５は短絡状態にあり、発生してい
る逆起電圧により、コイル５には電流が流れてい
る。

次に、検出時点で出力端Ａ，Ｂのどちらかをオ
ープン状態にするとオープン状態にした出力端側
に接続されたコイル端からは、オープン状態とさ
れる直前にコイル５に流れていた電流の向きと大
きさに応じた電圧が現れ、この発生電圧の大き
さ、あるいは向きが前記負荷状態検出回路７によ
り判断され、モータ４が正常に動いたかどうかの
判断結果が前記出力制御回路３に与えられる。も
しモータ４が正常に回転しなかつたと判断された
場合、前記出力制御回路３は再度、前記コイル５
に駆動出力信号を与える。この時の駆動出力信号
は通常の駆動出力信号よりも、より多くの電力が
コイル５に与えられるように構成されており、こ
の駆動出力信号によりモータ４は確実に回転する
ようになつている。

次に、前記出力制御回路３の回路部分及び負荷
状態検出回路７の構成を第２図の回路図に基づい
て詳しく説明する。

第２図に於て、８は前記出力制御回路３の一部
を示す回路部分であり、７は前記負荷状態検出回
路を示している。第２図に於て、SPは通常の駆
動出力信号に対応する信号で、FPは前記モータ
４が正常に回転しなかつた場合に追加して印加さ
れる駆動出力信号に対応する信号で、またSTは
前記モータ４の回転状態を検出するタイミングを
与える信号であり、具体的には第３図のタイムチ
ヤートで示される各信号SP，ST及びFPの電圧
波形信号として表現される。信号SP，FP，ST
は前記出力制御回路３の中で、前記分周回路２か
ら供給される信号を使つて出力制御回路３内の波
形整形回路部分によつて作成されるが、この部分
（波形整形回路部分）に関しては本発明とは特に
関係ないので図示していない。信号SPはオアゲ
ート１１の一方の入力端とインバータ２９の入力
端に与えられる。該インバータ２９の出力端はナ
ンドゲート２３の一方の入力端に接続され、該ナ
ンドゲート２３の出力端はアンドゲート１０の一
方の入力端とナンドゲート２４の一方の入力端に
接続される。該ナンドゲート２４の出力端は前記
ナンドゲート２３の残りの一方の入力端と、ノア
ゲート９の一方の入力端に接続される。該ノアゲ
ート９の残る一方の入力端には信号STが印加さ
れ、該ノアゲート９の出力端はナンドゲート１
３，１６及び２５のそれぞれの一方の入力端に接
続される。信号FPは立下りトリガのトグルフリ
ツプフロツプ１２の入力端Ｔと、前記アンドゲー
ト１０の残りの一方の入力端に接続される。該ア
ンドゲート１０の出力端は前記オアゲート１１の
残りの一方の入力端に接続される。該オアゲート
１１の出力端はナンドゲート１４及び１５のそれ
ぞれの一方の入力端に接続される。前記フリツプ
フロツプ１２の一方の出力端Ｑは前記ナンドゲー
ト１３及び１４のそれぞれの残りの一方の入力端
子に、またもう一方の出力端は前記ナンドゲー
ト１５及び１６のそれぞれの残りの一方の入力端
に接続される。ナンドゲート１４の出力端はＰチ
ヤネルトランジスタ２０のゲート端子とアンドゲ
ート１７の一方の入力端に接続される。前記ナン
ドゲート１５の出力端はＰチヤネルトランジスタ
２１のゲート端子とアンドゲート１８の一方の入
力端に接続される。前記アンドゲート１７及び１
８のそれぞれの残る一方の入力端はそれぞれ前記
ナンドゲート１３及び１６の出力端に接続され、
アンドゲート１７及び１８のそれぞれの出力端は
それぞれＮチヤネルトランジスタ１９及び２２の
ゲート入力端に接続される。前記Ｐチヤネルトラ
ンジスタ２０とＮチヤネルトランジスタ１９のド
レインは共通にして出力端Ａに接続されるととも
に、インバータ２８の入力端に接続される。前記
Ｐチヤネルトランジスタ２１とＮチヤネルトラン
ジスタ２２のドレインは共通にして出力端Ｂに接
続されるとともにインバータ２７の入力端に接続
される。ナンドゲート２６の２つの入力端はそれ
ぞれ前記インバータ２７及び２８の出力端に接続
され、該ナンドゲート２６の出力端は前記ナンド
ゲート２５の残りの入力端に接続され、該ナンド
ゲート２５の出力端は前記ナンドゲート２４の残
りの入力端に接続される。更にトランジスタ２０
と２１の各ソースは共通に電源電位（Vdd）に接
続され、又、トランジスタ１９と２２の各ソース
は共通に電源電位（Vss）に接続されている。

第２図に示した回路の動作波形を第３図のタイ
ムチヤートに示した。今、時点ｔ１以前の状態で
前記フリツプフロツプ１２の一方の出力端Ｑの電
位が論理的に“Ｈ”とすると、出力端は“Ｌ”
であり、従つてナンドゲート１５及び１６の出力
は共に“Ｈ”であり、更にナンドゲート１５及び
１６の両出力信号を入力とするアンドゲート１８
の出力も“Ｈ”であるから、前記Ｐチヤネルトラ
ンジスタ２１はオフで、前記Ｎチヤネルトランジ
スタ２２はオンである。従つて出力端Ｂは定常的
にVssレベルすなわち“Ｌ”に固定されている。
又、このとき、ナンドゲート１３及び１４の出力
信号は“Ｈ”をとり、且つアンドゲート１７の出
力信号も“Ｈ”をとるため、トランジスタ１９は
オン、トランジスタ２０はオフとなり出力端Ａは
“Ｌ”にある。次に時点ｔ１で信号SPが“Ｌ”か
ら“Ｈ”になると、この信号SPはオアゲート１
１、ナンドゲート１４を経てトランジスタ２０を
オンにして前記出力端Ａの電位を“Ｈ”にする。
従つてコイル５には出力端ＡからＢに向つて電流
が流れ、モータ４が回転運動する。次に、時点ｔ
２でナンドゲート２４の信号Ｐ５が“Ｌ”で、信
号STが“Ｈ”のとき信号SPが“Ｈ”から“Ｌ”
になると、信号SPはオアゲート１１を介してナ
ンドゲート１４の出力を“Ｈ”とするためトラン
ジスタ２０をオフにして、又、オアゲート１１の
“Ｌ”の出力及びナンドゲート１４の“Ｈ”の出
力、更にナンドゲート１３の“Ｈ”の出力により
アンドゲート１７の信号Ｐ３を“Ｈ”とするため
トランジスタ１９はオンとなり出力端Ａを“Ｌ”
にする。従つて、モータ４は慣性によつて回転運
動を続け、この時発生する逆起電圧は短絡状態に
あるＮチヤネルトランジスタ１９及び２２を介し
てコイル５に電流を流す。次に時点ｔ３で信号
STが“Ｈ”から“Ｌ”になると、ノアゲート９
の出力信号Ｐ６を“Ｈ”、ナンドゲート１３の出
力信号Ｐ７を“Ｌ”、アンドゲート１７の出力信
号Ｐ３を“Ｌ”としてＮチヤネルトランジスタ１
９はオフになり、前記出力端Ａはオープン状態と
なる。この時出力端Ａにはその直前にコイル５に
流れていた向きによつて正又は負の向きの電圧を
発生する。もしモータ４が十分に回転している場
合には正の電圧がインバータ２８のスレシヨルド
電圧を超えた電圧値が発生するものとすると、イ
ンバータ２８の出力信号Ｐ８は“Ｌ”となり、ナ
ンドゲート２６の出力信号Ｐ９は“Ｈ”となり、
又、時点ｔ３では、信号ST及び信号Ｐ５は共に
“Ｌ”であるためノアゲート９の出力信号Ｐ６は
“Ｈ”となり、ナンドゲート２５の出力信号Ｐ１
０は“Ｌ”となる。一方、ナンドゲート２３と２
４はセツトリセツト型のフリツプフロツプを構成
しており、このフリツプフロツプは予じめ前記信
号SPが“Ｈ”となつた時点ｔ１でインバータ２
９を介してナンドゲート２３の出力信号Ｐ４が
“Ｈ”、となるようにセツトされている。そこでモ
ータ４が正しく回転すると前述の如くナンドゲー
ト２５の出力信号Ｐ１０が“Ｌ”となつた時点ｔ
３でナンドゲート２３の出力信号Ｐ４は“Ｌ”に
リセツトされる事になる。従つて、ナンドゲート
２３の出力信号Ｐ４が“Ｌ”となつているリセツ
ト状態では、時点ｔ５で信号EPが“Ｌ”から
“Ｈ”になつても、“Ｌ”の信号Ｐ４によりアンド
ゲート１０は信号FPの通過を禁止しているため
回路部分８内の論理状態は何の変化も生ぜず、該
信号FPが“Ｈ”から“Ｌ”になつた時点ｔ６で
のみ前記トグルフリツプフロツプ１２の出力Ｑが
“Ｈ”から“Ｌ”に反転する事になる。従つて時
点ｔ６で該トグルフリツプフロツプ１２が反転す
ると、ノアゲート９の“Ｌ”をとる信号Ｐ６で、
ナンドゲート１３の信号Ｐ７を“Ｈ”、ナンドゲ
ート１４の信号Ｐ２を“Ｈ”、ナンドゲート１５
の出力信号を“Ｈ”、ナンドゲート１６の出力信
号を“Ｈ”、更にアンドゲート１８の出力信号を
“Ｈ”にする。その結果、トランジスタ１９及び
２２をオン、トランジスタ２０及び２１をオフに
して出力端Ａ，Ｂを共に“Ｌ”にするコイル５の
短絡状態となる。尚、このときの短絡状態は、次
の“Ｈ”をとる信号SPが到来し、トランジスタ
１９及び２１をオン、トランジスタ２０及び２２
をオフにして、出力端ＢからＡに向つてコイル５
に駆動電流が流れモータ４が回転するまでの期間
保持される。次にモータ４が正しく回転しなかつ
た場合を第３図ｂのタイムチヤートで示す。尚、
時点taから時点tbまでの回路部分８の動作は第３
図ａで説明した時点ｔ１から時点ｔ２までの動作
と全く同じ動作を行うため、この動作の説明は省
略する。時点tcにおいて、信号STが“Ｈ”から
“Ｌ”になるとノアゲート９の信号Ｐ６は“Ｈ”、
アンドゲート１０の出力信号は“Ｌ”、オアゲー
ト１１の信号Ｐ１は“Ｌ”、フリツプフロツプ１
２の出力信号Ｑは“Ｈ”、ナンドゲート１３の信
号Ｐ７は“Ｌ”、ナンドゲート１４の信号Ｐ２は
“Ｈ”、更にアンドゲート１７の信号Ｐ３は“Ｈ”
から“Ｌ”にかわるため、トランジスタ１９はオ
ンからオフ状態になると共にトランジスタ２０は
オフのままの状態をとり出力端Ａはオープン状態
となる。

更にこの時点tcでは、ナンドゲート１５の出力
信号は“Ｈ”、ナンドゲート１６の出力信号は
“Ｈ”、アンドゲート１８の出力信号が“Ｈ”であ
るため、トランジスタ２１はオフ状態をとり続け
ると共にトランジスタ２２はオンの状態を続け
る。その結果、インバータ２７の出力信号は
“Ｈ”のままであり、しかもこのときモータ４は
十分に回転せずにコイル５からはインバータ２８
のスレシヨルド電圧を超える誘起電圧が発生しな
いためインバータ２８の信号Ｐ８は“Ｈ”のまま
の状態をとることになる。従つて、ナンドゲート
２６の信号Ｐ９は“Ｌ”、ナンドゲート２５の信
号Ｐ１０は“Ｈ”の状態をとり続け、ナンドゲー
ト２３，２４とで構成するフリツプフロツプをリ
セツト状態とすることができない。すなわちナン
ドゲート２３の信号Ｐ４は“Ｈ”の状態をとり続
けることになる。

次にこの状態から時点teになると、“Ｌ”から
“Ｈ”にかわる信号FPが到来し、アンドゲート１
０の出力信号を“Ｈ”とする。しかもこのとき、
ノアゲート９の信号Ｐ６は“Ｌ”、フリツプフロ
ツプ１２の出力信号Ｑは“Ｈ”であるため、ナン
ドゲート１３の信号Ｐ７は“Ｈ”、ナンドゲート
１４の信号Ｐ２は“Ｌ”、アンドゲート１７の出
力信号は“Ｌ”となるため、トランジスタ１９は
オフ状態、トランジスタ２０はオフからオン状態
になり出力端ＡはVddの電位すなわち“Ｈ”が与
えられる。しかもこの時点teでは、ナンドゲート
１５の出力信号は“Ｈ”、ナンドゲート１６の出
力信号は“Ｈ”、更にアンドゲート１８の出力信
号は“Ｈ”となるため、トランジスタ２１はオフ
状態、トランジスタ２２はオン状態をとり出力端
ＢはVssの電位すなわち“Ｌ”が与えられる。こ
の結果、コイル５には出力端ＡからＢに向つて駆
動電流が流れモータ４を駆動することになる。尚
このときコイル５に流れる駆動電流の通電時間
（時点teからtfまでの期間）は信号FPのパルス巾
に等しいため、予じめ信号FPのパルス巾を信号
SPのパルス巾（時点taから時点tbまでの期間）
より十分広く設定しておくことにより、モータ４
の負荷増大にともない時点taから時点tbまでの期
間で与えられる駆動電流でモータ４が正しく回転
しなくとも時点teから時点tfまでの期間で与えら
れる巾の広い駆動電流でモータ４を正しく回転さ
せることが可能となる。

以上が従来構成を示す回路図及びその動作であ
るがこの様な負荷補償機能を有する集積回路をモ
ータ等の負荷に接続しない状態で検査をする場
合、従来はかなり複雑な手順が必要であつた。そ
の理由は負荷補償機能が、そのための回路のみな
らず、ステツプモータや更にその機械的負荷を含
めた電気―機械系の動作に関わるものであり、し
かも系の異常時に作動する機能であるから、その
ような系を構成させた上で故意に機械系に異常な
状態を作り出してやらねば（例えばローターにブ
レーキをかけてやる等）検査のための状態を本来
的には作り出すことが出来ない等の事情によるも
のである。もし電気―機械系を組み上げて、尚か
つ機械系のブレーキ機構とその操作手段を追加す
るとなると、回路だけの検査のためであつても機
械系の新規製作を要するので費用もかかり短時日
で検査をすませることが出来なくなる。殊にシリ
コンウエハーの段階のICを早期にチエツクし、
結果を製造工程にフイードバツクさせることは困
難になる。そこで、代替案として、機械系の応答
を外部から与える電気信号で代用させることも考
えられるが、その場合でもそのための信号発生回
路を検査装置に組込むため装置に多少の改造を要
するし、テストプログラムも複雑化するので、機
械系まで製作するほどではないにしても検査の準
備段階が長くなる問題があつた。更にこのような
装置のハード面の変更を行わずにテストした場合
には、たとえテストで論理的には良品と判断され
ても実際にモータ等の負荷を接続すると不完全な
動作をする物が混入する恐れが有つた。

そこで本発明は集積回路内に模擬的な負荷回路
を設ける事により、上記の問題を解決したもので
あつて、以下第４図の回路図によつてその構成を
示す。

尚、第４図は図中点線で囲つて示す如く第２図
の回路部分８に対して模擬負荷回路Ｄを付加した
構成を部分的に示すものであり、且つ第４図で同
一番号・記号で記載されている構成要素及び第４
図中で省略されている他の回路構成要素は第２図
と同一の回路構成要素をとるものである。

第４図において、模擬負荷回路Ｄの構成は次の
様に構成されている。Ｐチヤネルトランジスタ３
０と３１が前記Ｐチヤネルトランジスタ２０及び
２１にそれぞれ並列に接続され、該Ｐチヤネルト
ランジスタ３０と３１のそれぞれのゲート入力端
はそれぞれナンドゲート３２及び３３のそれぞれ
の出力端に接続される。該ナンドゲート３２と３
３のそれぞれの一方の入力端は共通にして制御端
Ｃに接続されている。ナンドゲート１３の出力端
はインバータ３４を介して前記ナンドゲート３２
の残りの一方の入力端に接続される。また、ナン
ドゲート１６の出力端はインバータ３５を介して
前記ナンドゲート３３の残りの一方の入力端に接
続される。

動作は次の如くである。制御端Ｃの電位が
“Ｌ”であれば、ナンドゲート３２，３３の出力
はともに“Ｈ”をとるためトランジスタ３０及び
３１は定常的にオフであり、従つて出力端Ａ，Ｂ
にコイル５を接続していなければ、信号STが
“Ｌ”の時点tcに於て、前述した如くトランジス
タ２２がオン状態をとり出力端Ｂを“Ｌ”にして
いるためインバータ２７の出力を“Ｈ”にすると
共に出力端Ａはトランジスタ１９，２０及び３０
に対してオープン状態をとり、且つコイル５が接
続されていない事による誘起電圧が印加されない
ためインバータ２８の出力信号Ｐ８は“Ｈ”をと
り、あたかもモータ４が正常に回転しなかつたか
の如く、負荷状態検出回路７は検出動作を行ない
出力制御回路３を作動させている。一方制御端Ｃ
の電位が“Ｈ”の場合には、例えばナンドゲート
１３の出力信号Ｐ７が“Ｌ”になつた時点tcのと
き、出力端Ａはオフ状態をとるトランジスタ１
９，２０に対してオープン状態をとつていても前
記制御端Ｃの電位によりナンドゲート３２の出力
は“Ｌ”となつて前記Ｐチヤネルトランジスタ３
０がオンとなつているため出力端Ａは“Ｈ”に引
かれ、インバータ２８の出力は“Ｌ”となり、あ
たかもモータ４が正常に回転したかの如く、前記
負荷状態検出回路７は検出動作を行い出力制御回
路３を作動させている。この様に本発明によれば
前記制御端Ｃの電位を“Ｈ”又は“Ｌ”にして模
擬負荷回路Ｄを動作させる事により、モータ４の
コイル５が接続されていなくても前記負荷状態検
出回路７及び出力制御回路３の動作を簡単に検査
する事が出来る。

本発明の実施により得られるもう一つの特徴は
前記Ｎチヤネルトランジスタ１９及び２２のリー
ケージの確認が論理的に行える事である。即ち実
際にモータ４のコイル５を接続して回路を動作さ
せた場合、時点tcで出力端Ａをオープン状態にし
てモータ４のコイル５からの電圧を検出しようと
しても、もし前記Ｎチヤネルトランジスタ１９に
大きなリーケージがあると、この電圧は検出され
なくなつてしまう。そこでモータ４のコイル５を
接続しない状態で検査する場合、前記Ｎチヤネル
トランジスタ１９及び２２のリーケージをアナロ
グ的な手法で測定する必要があつたが、本発明に
よれば前記Ｐチヤネルトランジスタ３０及び３１
のオン抵抗を適切に選ぶ事により、前記Ｎチヤネ
ルトランジスタ１９，２２のリーケージの有無
を、回路動作が正常か異常かの論理的な見方で検
査出来る。すなわち、コイル５の非接続状態で制
御端Ｃを“Ｈ”に設定し、時点tcにおける出力端
Ａ，Ｂの電圧の有無を論理的に測定する事により
行なわれる。無論前記Ｐチヤネルトランジスタ３
０，３１のオン抵抗を大きくする程、小さなリー
ケージまで検出する事が出来る。ただし余り前記
オン抵抗を大きくすると、出力端Ａ又はＢに浮遊
する容量との時定数が大きくなり、高速での検査
が行いにくくなる。

以上述べた如く本発明によれば簡単な模擬負荷
回路を付加するだけで、負荷がなくても検査が容
易に行え、かつこの検査結果は信頼性が高いた
め、最終製品の信頼性を高める事が出来、実施に
よる効果は非常に大きい。

なお本発明の説明に於て、負荷としてモータ４
を使用した場合を例にしたが、負荷は必ずしもモ
ータに限らない。ソレノイドの様なものであつて
も良いし、また誘導性負荷に限らず容量性の負荷
であつても良い。容量性負荷の場合は、容量の充
電又は放電レベルの検出により出力信号を制御す
るような回路（明示せず）に対して本発明が適用
出来る事は明らかである。

また第２図に於ては出力端Ａ及びＢが通常
“Ｌ”である場合について説明したが、出力端Ａ
及びＢが通常“Ｈ”である様な場合は模擬的な負
荷の接続方法が変る事は当然である。

【図面の簡単な説明】

第１図は従来の時計の一例を示すブロツク図、
第２図は第１図で示す回路部分を具体的に示した
回路図、第３図ａ及びｂは第２図の回路の動作波
形を示す各タイムチヤート、第４図は本発明の実
施例を示す回路図である。 １……発振回路、２……分周回路、３……出力
制御回路、４……モータ（負荷）、５……コイル、
６……時刻表示装置、７……負荷状態検出回路、
８……回路部分、Ａ，Ｂ……出力端、Ｃ……制御
端、Ｄ……模擬負荷回路。

Claims (1)

1. 【特許請求の範囲】 １ 接続された負荷に対し出力信号を出力する駆
   動出力端と、負荷駆動後、所定の検出タイミング
   信号で前記駆動出力端の少なくとも一つをフロー
   テイング状態とし、前記負荷が発生する電位状態
   を検出することにより、前記負荷の駆動状態の合
   否を検出結果として出力する負荷状態検出回路
   と、前記検出結果に基づいて前記出力信号の状態
   を制御する出力制御回路とを有する負荷補償機能
   付時計用回路に於て、 前記負荷が接続されていない状態で負荷補償機
   能を検査するための検査用の制御端を備え、該制
   御端入力と前記検出タイミング信号が入力される
   AND機能を有するゲート回路と、一端が前記駆
   動出力端に、他の一端が所定の電位に接続され
   て、前記ゲート回路の出力により開閉するスイツ
   チング手段を有し、該制御端に検査信号が与えら
   れ、かつ前記検出タイミング信号が能動の時、前
   記フローテイング状態の駆動出力端を強制的に所
   定の電位に短絡する事により、前記負荷が発生す
   ると期待される電位状態を模擬的に前記負荷状態
   検出回路に与える模擬負荷回路を有する事を特徴
   とする負荷補償機能付時計用回路。