JPH01192115A - アライメントマーカーの形成方法 - Google Patents
アライメントマーカーの形成方法Info
- Publication number
- JPH01192115A JPH01192115A JP63015919A JP1591988A JPH01192115A JP H01192115 A JPH01192115 A JP H01192115A JP 63015919 A JP63015919 A JP 63015919A JP 1591988 A JP1591988 A JP 1591988A JP H01192115 A JPH01192115 A JP H01192115A
- Authority
- JP
- Japan
- Prior art keywords
- alignment
- electron beam
- substrate
- alignment marker
- scribe lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は半絶縁性の半導体基板を用いた電子ビーム及び
イオンビーム露光におけるアライメントマーカーの形成
方法に関する。
イオンビーム露光におけるアライメントマーカーの形成
方法に関する。
（従来の技術）
半絶縁性の半導体基板例えばＧ ａ Ａ ｓ基板におい
て電子ビームでゲートパターンを描画する際に、レジス
トの下地がＧ ａ Ａ ａ基板表面の場合は電子ビーム
による電子がＧａＡｓ基板に蓄積され謂ゆるチャージア
ップが起こる。このチャージアップが電子ビームに影響
を与えアライメント精度の低下を招いていた。
て電子ビームでゲートパターンを描画する際に、レジス
トの下地がＧ ａ Ａ ａ基板表面の場合は電子ビーム
による電子がＧａＡｓ基板に蓄積され謂ゆるチャージア
ップが起こる。このチャージアップが電子ビームに影響
を与えアライメント精度の低下を招いていた。
（発明が解決しようとする課題）
以上述べてきたように半絶縁性の基板に電子ビームある
いはイオンビームによる電荷の存在する■ リツ′グラフィを用いた場合、前記基板におけるチャー
ジアップは避られなかった。
いはイオンビームによる電荷の存在する■ リツ′グラフィを用いた場合、前記基板におけるチャー
ジアップは避られなかった。
本発明は電子ビームあるいはイオンビーム露光時のチャ
ージアップを抑制し、良好なアライメント精度を実現す
ることを目的とする。
ージアップを抑制し、良好なアライメント精度を実現す
ることを目的とする。
（課題を解決するための手段）
本発明は半絶縁性半導体基板に対する電子ビーム及びイ
オンビーム露光においてアライメントマ −一カーをス
クライブライン上に形成し、上記スクライブラインに対
しイオン注入及びアニールを施した後電子ビームあるい
はイオンビーム露光を行うことによシ前記基板のチャー
ジアップを抑制しアライメント精度を向上させることを
特徴とする。
オンビーム露光においてアライメントマ −一カーをス
クライブライン上に形成し、上記スクライブラインに対
しイオン注入及びアニールを施した後電子ビームあるい
はイオンビーム露光を行うことによシ前記基板のチャー
ジアップを抑制しアライメント精度を向上させることを
特徴とする。
（作用）
電子ビーム及びイオンビーム露光においてアライメント
マーカー近傍はアライメントを行うために数回ビームが
スキャンニングされそのため電荷が蓄積されやすい。そ
こで本発明のアライメントマーカーをスクライブライン
上に形成しスクライブラインに対しイオン注入、アニー
ルを行うことによシ、半絶縁性基板のスクライブライン
にあたる部分が導電性になシ、アライメントマーカー近
傍に入射した荷電粒子による電荷をスクライブライン全
体に拡散させることにより前記基板のチャージアップを
抑制することができる。
マーカー近傍はアライメントを行うために数回ビームが
スキャンニングされそのため電荷が蓄積されやすい。そ
こで本発明のアライメントマーカーをスクライブライン
上に形成しスクライブラインに対しイオン注入、アニー
ルを行うことによシ、半絶縁性基板のスクライブライン
にあたる部分が導電性になシ、アライメントマーカー近
傍に入射した荷電粒子による電荷をスクライブライン全
体に拡散させることにより前記基板のチャージアップを
抑制することができる。
スクライブラインにイオン注入を行うことによシ、いか
なる構成のデバイスに対してもチャージアップを抑制す
ることができ、応用範囲が広い。
なる構成のデバイスに対してもチャージアップを抑制す
ることができ、応用範囲が広い。
またスクライブラインにイオン注入を行りてもデバイス
の特性に影響を及ぼさずデバイスの特性に対する安全性
が高い。
の特性に影響を及ぼさずデバイスの特性に対する安全性
が高い。
スクライブラインに施すイオン注入は電子ビームあるい
はイオンビームで露光を行う前にデバイス形成で行うイ
オン注入、例えば電界効果型トランジスタにおける活性
層もしくはｎ層で一緒に形成することによ〕工程数を増
やさずに形成できる。
はイオンビームで露光を行う前にデバイス形成で行うイ
オン注入、例えば電界効果型トランジスタにおける活性
層もしくはｎ層で一緒に形成することによ〕工程数を増
やさずに形成できる。
（実施例）
第１図乃至第４図を用いて本発明の形成方法における一
実施例について説明する。
実施例について説明する。
まず、第１図およびその人−Ａ断面図である菖２図に示
すよりに、半７Ｆ８縁性ＧａＡｓ基板（１）の表百ニス
チッパー露光用アライメントマーカー（２） ト電子ビ
ーム露光用アライメントマーク（３）をレジスト（４）
でパターニングした後エツチングによシ基板（１）面に
掘り込みマーカーを形成する。
すよりに、半７Ｆ８縁性ＧａＡｓ基板（１）の表百ニス
チッパー露光用アライメントマーカー（２） ト電子ビ
ーム露光用アライメントマーク（３）をレジスト（４）
でパターニングした後エツチングによシ基板（１）面に
掘り込みマーカーを形成する。
次に、第３図およびそのＢ−１３断面図である第４図に
示すように、ステッパー用アライメントマーク（２）を
用いて活性層（５）及びスクライブライン（６）のレジ
ストパターンを形成し、イオン注入を行う。
示すように、ステッパー用アライメントマーク（２）を
用いて活性層（５）及びスクライブライン（６）のレジ
ストパターンを形成し、イオン注入を行う。
イオン注入が施された部分を斜線（））で示す。その後
、その他のイオン注入やアニールを行い電子ビームやイ
オンビーム描画を行う。
、その他のイオン注入やアニールを行い電子ビームやイ
オンビーム描画を行う。
第５図は本発明によるアライメントマーカーを用いた製
造工程で電子ビーム露光を行った場合のアライメントず
れを示し、第６図に従来のアライメントマーカーで電子
ビーム露光を行った場合のアライメントずれを示してい
る。従来のアライメントマーカーを使用した場合、チャ
ージアップによると考えられる１μｍ以上の位置合せず
れが何箇所か生じているのがわかる。一方、本発明によ
るアライメントマーカーを使用した場合大幅な位置合せ
ずれが抑えられておシ、その結果アライメント精度が飛
躍的に向上し、半絶縁性基板に対しても使用可能レベル
であることが示される。
造工程で電子ビーム露光を行った場合のアライメントず
れを示し、第６図に従来のアライメントマーカーで電子
ビーム露光を行った場合のアライメントずれを示してい
る。従来のアライメントマーカーを使用した場合、チャ
ージアップによると考えられる１μｍ以上の位置合せず
れが何箇所か生じているのがわかる。一方、本発明によ
るアライメントマーカーを使用した場合大幅な位置合せ
ずれが抑えられておシ、その結果アライメント精度が飛
躍的に向上し、半絶縁性基板に対しても使用可能レベル
であることが示される。
以上の構成によシ、アライメント精度の向上を図る事が
できる。
できる。
【図面の簡単な説明】
第１図は本発明のアライメントマーカー形成方法におけ
る一実施例を示した平面図、第２図は第１図のＡ−Ａ断
面図、第３図は次の工程の平面図、第４図はＢ−Ｂ断面
図、第５図は本発明の詳細な説明するためのアライメン
トずれ分布図、第６図は従来の効果を説明するためのア
ライメントずれ分布図である。 １・・・半絶縁性の半導体基板 ２・・・ステッパー露光用アライメントマーカー３・・
・電子ビーム露光用アライメントマーカー４・・・レジ
ストのマスク ５・・・活性層 ６・・・スクライブライン ７・−イオン注入領域 代理人 弁理士 則 近 憲 佑 同 松山光之 ｔｓ １ 図 ＩＩ ３ 図
る一実施例を示した平面図、第２図は第１図のＡ−Ａ断
面図、第３図は次の工程の平面図、第４図はＢ−Ｂ断面
図、第５図は本発明の詳細な説明するためのアライメン
トずれ分布図、第６図は従来の効果を説明するためのア
ライメントずれ分布図である。 １・・・半絶縁性の半導体基板 ２・・・ステッパー露光用アライメントマーカー３・・
・電子ビーム露光用アライメントマーカー４・・・レジ
ストのマスク ５・・・活性層 ６・・・スクライブライン ７・−イオン注入領域 代理人 弁理士 則 近 憲 佑 同 松山光之 ｔｓ １ 図 ＩＩ ３ 図
Claims (4)
- （１）半絶縁性の半導体基板の表面に形成されるスクラ
イブライン上にアライメントマーカーを形成し、前記ス
クライブラインに対しイオン注入することにより電子ビ
ーム及びイオンビーム露光による前記半導体基板のチャ
ージアップを抑制し良好なアライメント精度を実現する
ことを特徴とするアライメントマーカーの形成方法。 - （２）前記アライメントマーカーを前記半導体基板の表
面に堀り込みで形成することを特徴とする請求項１記載
のアライメントマーカーの形成方法。 - （３）前記アライメントマーカーを前記半導体基板の表
面に堆積した絶縁体で形成することを特徴とする請求項
１記載のアライメントマーカーの形成方法。 - （４）前記スクライブラインに対し行うイオン注入を活
性層及びｎ層を形成するためのイオン注入で少なくとも
１回行うことを特徴とする請求項１記載のアライメント
マーカーの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63015919A JPH01192115A (ja) | 1988-01-28 | 1988-01-28 | アライメントマーカーの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63015919A JPH01192115A (ja) | 1988-01-28 | 1988-01-28 | アライメントマーカーの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01192115A true JPH01192115A (ja) | 1989-08-02 |
Family
ID=11902186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63015919A Pending JPH01192115A (ja) | 1988-01-28 | 1988-01-28 | アライメントマーカーの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01192115A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114460819A (zh) * | 2022-01-14 | 2022-05-10 | 北京量子信息科学研究院 | 用于电子束曝光的对准标记及其制备方法 |
-
1988
- 1988-01-28 JP JP63015919A patent/JPH01192115A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114460819A (zh) * | 2022-01-14 | 2022-05-10 | 北京量子信息科学研究院 | 用于电子束曝光的对准标记及其制备方法 |
| CN114460819B (zh) * | 2022-01-14 | 2024-01-26 | 北京量子信息科学研究院 | 用于电子束曝光的对准标记及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6794256B1 (en) | Method for asymmetric spacer formation | |
| US4525919A (en) | Forming sub-micron electrodes by oblique deposition | |
| US11043380B2 (en) | Techniques to engineer nanoscale patterned features using ions | |
| JP2013527595A5 (ja) | ||
| CA1066431A (en) | Semiconductor device manufacture | |
| US20110104898A1 (en) | Method of Forming Semiconductor Device | |
| EP0779556A3 (en) | Method of fabricating a semiconductor device | |
| US20030077899A1 (en) | Method for creating an intergrated circuit stage wherein fine and large patterns coexist | |
| KR20090009388A (ko) | 반도체 소자의 제조방법 | |
| KR20030087163A (ko) | 포토레지스트의 선택비 제어방법 | |
| KR100540332B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| KR100442288B1 (ko) | 반도체소자의셀마스크및그의제작방법 | |
| US6509251B2 (en) | Method of forming a resist pattern for blocking implantation of an impurity into a semiconductor substrate | |
| JPH04249316A (ja) | 半導体装置の製造方法 | |
| KR100414748B1 (ko) | 반도체 소자의 셀 애퍼처 마스크 제작방법 | |
| KR20020061856A (ko) | 정전기 방지용 마스크 제조방법 | |
| KR100239401B1 (ko) | 반도체 소자의 웰 및 그 형성방법 | |
| JPS63136631A (ja) | パタ−ン形成方法 | |
| KR100338944B1 (ko) | 반도체 장치의 웰 형성방법 | |
| JPS5833837A (ja) | 荷電ビ−ム用位置検出マ−クの構成方法 | |
| JPH01204414A (ja) | 半導体装置の製造方法 | |
| US20050142456A1 (en) | Masks for fabricating semiconductor devices and methods of forming mask patterns | |
| WO1995026045A1 (en) | Method for producing integrated components | |
| KR19990055139A (ko) | 마스크 얼라인 키 보호를 위한 반도체 장치 제조 방법 | |
| JPS6312131A (ja) | 半導体装置の製造方法 |