JPS63136631A - パタ−ン形成方法 - Google Patents

パタ−ン形成方法

Info

Publication number
JPS63136631A
JPS63136631A JP28206386A JP28206386A JPS63136631A JP S63136631 A JPS63136631 A JP S63136631A JP 28206386 A JP28206386 A JP 28206386A JP 28206386 A JP28206386 A JP 28206386A JP S63136631 A JPS63136631 A JP S63136631A
Authority
JP
Japan
Prior art keywords
layer
modified
pattern
altered
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28206386A
Other languages
English (en)
Inventor
Kazunori Tsukiki
槻木 和徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP28206386A priority Critical patent/JPS63136631A/ja
Publication of JPS63136631A publication Critical patent/JPS63136631A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明゛はパターン形成方法に関する。本発明は特に、
線幅の細いパターンをも制御性良く、確実に形成するこ
とのできるパターン形成方法に関する。
〔発明の概要〕
本発明は、被エツチング層上に被変質層を形成し、該被
変質層上に保護膜を形成し、パターン形成位置に沿って
前記被変質層を露出し、該露出した被変質層に変質処理
を施してエツチング耐性を備えた変質層を形成し、該変
質層を除く被変質層および保護膜を除去し、前記変質層
をマスクとして被エツチング層をエツチングすることに
より、線幅の細い微細パターンであっても制御性良く、
かつ確実に形成することができる。
〔従来の技術〕
従来のパターン形成方法、例えば半導体装置の配線やF
ET、(電界効果トランジスタ)のゲート電極などのパ
ターンを形成する方法などは、通常フォトリソグラフィ
技術が使われている。−男手導体装置の場合、近年の高
集積化・高密度化の要請にともなって基板上などに形成
されるパターンはますます微細化する傾向にある。しか
し、上記のフォトリソグラフィ技術によるパターン形成
方法は、光を使ってレジストなどを露光する場合、使う
光の波長によって解像度に一定の限界が生じる。例えば
上述した方法では、パターン幅が0.5μm程度のパタ
ーン形成が限界である。
そこで、さらに波長の短い電子ビームなどを走査させて
レジストなどを露光させることにより、高い解像度のエ
ツチングマスクを形成する方法があり、これによると0
.1 μm程度の微細パターンの形成が可能となる。し
かしこの方法は、電子ビームを走査させてパターンを描
くため、露光時間が長く、また電子は荷電粒子の1つで
あるため基板を構成する原子によって散乱(クーロン散
乱)を受は易く、散乱した電子が再びレジストを感光さ
せることからパターンかにじむ、いわゆる近接効果が生
じ易い。
〔発明が解決しようとする問題点〕
上記したように、光を使ったフォトリソグラフィによる
従来のパターン形成方法では、パターン幅が0.5μm
以下の微細パターン(以下細線パターンともいう)を形
成することが難しく、また解像度の高い電子ビームなど
を使ったビーム露光方法では、露光時間が長くかかり、
また近接効果が生じ易いなどの問題がある。
本発明のパターン形成方法は、上記問題点に鑑みてなさ
れたもので、本発明の目的は制御性良く、かつ確実に細
線パターンの形成が可能なパターン形成方法を提供する
ことにある。
〔問題点を解決するための手段〕
本発明は上記問題点を解決するため、以下の方法をとる
。すなわち本発明のパターン形成方法は、被エツチング
層上に被変質層を形成する工程と、該被変質層上に保護
膜を形成する工程と、パターン形成位置に沿って前記被
変質層を露出する工程と、該露出した被変質層に変質処
理を施してエツチング耐性を備えた変質層を形成する工
程と、該変質層を除く被変質層および保護膜を除去する
工程と、前記変質層をマスクとして被エツチング層をエ
ツチングしてパターンを形成する工程を備えるものであ
る。
以下、本発明の方法について、第1図(a)〜(h)の
例示を参照して、さらに詳しく説明する。
上記の、パターン形成工程中(第1図中))で被変質層
2上に形成される保ff1l13とは、後工程で被変質
層2を露出させる際に露出部分を限定し、変質処理工程
によって変質する部分が必要以上に拡大することを防ぐ
ための膜である(第1図(e))。
このため保護I!3の材質は、被変質層2の材質と変質
処理方法に応じて適宜選択される。例えば、被変質層2
にエポキシ樹脂を使い、硬化剤を界面で接触させる変質
処理方法の場合、レジストやSiO□などが好ましく、
また被変質層2にレジストを使い、このレジストにCF
、プラズマを照射する変質処理方法の場合、金属薄膜な
どを保護膜として好ましく用いることができる。
上記のパターン形成位置において被変質層2の露出させ
る工程(第1図(C) (d) )を次に説明する。
本発明のパターン形成方法は、パターンを形成するため
のエツチングマスクに変質層4を利用するものである。
従って、形成したいパターンと同じ形状の変質層4を作
るため、変質処理を施す部分、即ち被変質層2の露出部
分を作る必要がある。被変質層2を露出させる位置は、
被変質層2に何を使い、どのような変質処理を施すかに
よって変質部分の進行する度合が異なるため、これらの
条件に応じた位置を適宜選択して決めることが望ましい
。
例えば、第1図(d)の如く、被変質層2が被エツチン
グ層lと保護膜3に挟まれた状態で、パターン形成位置
において垂直な面で保護膜3と被変質層2をカット除去
すると、被変質層2の側面部分(図中Aで示す)だけを
露出することができる。
この露出方法は被変質層2の側面方向からのみ変質が進
行するため、第1図(81の上方向から見て、形成され
る変質層4の輻βが変質の進行する度合で制御できる。
また被変質層2の側面方向から均一な変質処理が行える
ので変質層4 (マスク)の形状が安定し、幅の狭い細
線パターンを形成する場合でも確実なパターン形成が可
能となる。さらに変質部分を極僅かにすると変質層4の
幅l (マスク幅に相当)は非常に狭くでき、超細線パ
ターンの形成も可能になる。
その他、形成するパターン形状にあわせて保護膜3だけ
を除去して、被変質層2を露出する方法など種々の露出
方法をとることができる。
上記の、露出した被変質層2に変質処理を施してエツチ
ング耐性を備えた変質層4(第1図(e))を形成する
とは、被変質層2の露出部分を下層の被エツチング層1
との関係でエツチング比のとれる物質に変質処理するこ
とをいう。つまり被変質層2の一部をエツチング耐性を
備えた変質層4に変え、これを被エツチング層1をエツ
チングするためのマスクとするものである。この変質処
理方法は、化学的あるいは物理的な変質など種々の変質
方法の適用が可能であり、被変質層2に使う材質によっ
て変質処理方法が異なってくる。
例えばエポキシ樹脂を被変質層2に好ましく用いること
ができるが、この場合の変質処理は硬化剤をエポキシ樹
脂の界面で接触させて、界面部分を変質させることで実
現できる。またレジストを被変質層2として用いる場合
には、レジストにCF4プラズマなどを照射して変質処
理を行うことができる。ポリシリコンを被変質層2とし
て用いる場合には、ポリシリコンに金属膜を蒸着させて
金属を注入し、注入された部分のエツチングレートを変
化させるなどの変質処理を行うこともできる。
〔作用〕
上記したように本発明のパターン形成方法は、被エツチ
ング層1上に被変質層2と保護膜3とが順に積層され、
被変質層2は被エツチング層1保護膜3とに挟まれた状
態にあるため、被変質層2の露出は、特定の部分に限定
される。例えば露出方法として、保護膜3と被変質層2
をある断面でカットして被変質層2を露出させる方法を
とった場合は、露出部分は断面に限定され、また保護膜
3の一部を除去して被変質層2を露出する方法をとった
場合は、除去部分だけが露出する。従って、このような
層構成で被変質層2を露出させて変質処理する場合、形
成される変質層4の位置及び大きさの制御を容易に行う
ことができる。
エツチングマスクとなる変質層4は、被変質層2に直接
変質処理を施して形成するため、従来のフォトリソグラ
フィによって形成するマスクのように、露光する光の波
長による形成パターンの限界はな(、あるいは光の散乱
などによる近接効果等の問題は生じない。
〔実施例〕
以下、本発明のパターン形成方法の一実施例を図面を参
照しながら詳細に説明する。この実施例は、本発明を半
導体装置の配線パターン形成に適用したものである。な
お当然のことであるが、以下の実施例は本発明の例示で
あり、これにのみ限定されない。
実施例1 実施例1は、本発明をゲート電極用の細線パターンの形
成方法に具体化したものである。
第1図(a)〜(h)は、実施例1を説明するパターン
形成工程断面図である。
まずシリコン基板5上に被エツチング層1となる多結晶
シリコンをCVD法によって均一に堆積させ、さらにそ
の上に被変質層2を形成する(第1図(a))。実施例
1では被変質層2にエポキシ樹脂を用いた。
該被変質層2上にレジストからなる保護膜3を形成した
後、フォトリソグラフィ技術を用い、マスク6を使用し
て、形成したいパターン位置についてレジストを選択露
光させる(第1図(b))。
さらにこのレジストを現像、除去してベークしく第1図
(C))、この残ったレジストからなる保護膜3をマス
クとして、被変質層2であるエポキシ樹脂層をRIEま
たはスパッタ・エツチングによりオーバーエツチング気
味に除去し、図中Aで示す被変質層2の側面を露出させ
る(第1図(d))。
次に、露出したエポキシ樹脂からなる被変質層2の界面
Aに、通常用いられるエポキシ樹脂硬化剤を塗布して接
触させ、エポキシ樹脂の一部を硬化させる変質処理を行
い、変質層4を形成する(第1図(e))。この変質層
4は有機溶剤にも溶けにくく、RIEなどに対するエツ
チング耐性を備えしいる。(図中において、変質部分を
ハツチングで示す。) エポキシ樹脂は、前記硬化剤と接触させることによって
変質(硬化)が起こる。このため変質処理に用いる硬化
剤は気体、液体、固体のいずれの状態であってもよい。
なかでもこの硬化剤を蒸気(気体)にして変質処理を行
うと、エポキシ樹脂界面に硬化剤が隅々まで接触するた
め、均一に変質層4の形成がなされる。
被変質層2上にある保護膜3は、被変質層2の露出部分
を限定し、上方からの余分な変質を防止する役割をはた
している。
このようにして形成された変質層4は、配線パターンを
形成する際のエツチングマスクとなる。
従って、第1図(8)に示す変質層の横方向の厚さlは
、細線パターン幅となってあられれるため、変質層の厚
さl−の制御は重要である。
具体的な制御方法としては、実施例1の場合、硬化剤の
濃度、温度、また硬化剤が気体・液体・固体のいずれの
状態であるか、更に接触時間の長さなどを調節すること
により、所望の変質層の厚さlを得ることができる。
次に、変質処理が終わった硬化剤を有機溶剤などで除去
し、レジストの保護膜3は剥離液などで除去し、さらに
変質を受けなかった残りのエポキシ樹脂の被変質層2を
有機溶剤などで除去すると、被エツチング層l上には変
質N4だけが残る(第1図(f))。
そして、この変質層4をエツチングマスクとし、RIE
などを使って被エツチング層1をエツチングすることに
より、変質層と同じ幅(β)の細線パターンが形成され
る(第1図(幻)。
最後にエツチングマスクの変質層4を除去して被エツチ
ング層1からなる細線パターンが完成する(第1図(h
))。
このようにして得られた細線パターンは、従来のフォト
リソグラフィによるパターン形成方法と比較して、光の
波長による細線の限界がない。このため、実施例1の方
法で細線パターンを形成すると、0.5μm幅以下のパ
ターンであっても制御性よく、確実にパターン形成する
ことが可能となる。
実施例2 実施例2は、本発明を実施例1と同様、ゲート電極用の
細線パターン形成方法に適用したものであるが、被エツ
チング層、保護膜、及び変質処理方法を異にする。
細線パターンの形成工程は、はぼ実施例1と同様である
ため、便宜上第1図を用いて実施例2を説明する。但し
その際、第1図(b)に代えて第2図を用い、第1図(
e)に代えて第3図を用いることにより、実施例2を説
明する。
基板5と被エツチング層1は実施例1と同様の材質と工
程を経て形成される(第1図fa)参照)。
実施例2は、被変質層2にレジストを使用するため、被
エツチング層1上にレジストを塗布し、さらにその上の
保護膜3として金属を蒸着させた金属薄膜を形成する(
第2図)。
次に、被変質層を露出させるため、形成したいパターン
の位置に沿って、第2図(第1図(blに相当)に示す
如く、保護膜3上にレジストのエツチングマスク6′を
フォトリソグラフィで選択的に形成する。
このレジスト6′をマスクとして蒸着した金属薄膜から
なる保護膜3を選択的にエツチング除去する(第1図(
C)参照)。
さらにこの保護膜3をマスクとして、レジストからなる
被変質層2を除去して、図中Aで示す如く、被エツチン
グ層2の側面を露出させる(第1図(dl参照)。
次に、露出したレジストからなる被変質層2の界面Aに
、CF4プラズマを照射してレジストの一部を変質させ
る処理を行い、第3図(第1図(elに相当)に示す如
く、変質層4を形成する。(図中において、変質部分を
ハンチングで示す。)この変質層は、従来から半導体製
造工程などでレジスト表面に発生することがあり、その
場合、エツチングやアッシング処理によっても除去され
にくいものとして製造上の障害になっていたが、実施例
2ではこの性質を逆に利用したものである。
実施例2では、CF4プラズマをレジストに照射して変
質処理するため、CF4プラズマを遮蔽できる保護膜3
として、ここでは金属を蒸着させて形成した金属薄膜を
用いたのである。
このようにして形成された変質層4は、配線パターンを
形成する際のエツチングマスクとなるため、第1図(e
)に示す変質層の横方向の厚さiの制御が重要となる。
具体的な制御方法としては、実施例2の場合、CF、プ
ラズマの照射時間、及びその出力を調節することにより
、所望の変質層の厚さeを得ることができる。例えば、
CF、プラズマをレジストに対して低出力で短時間照射
すると、薄い変質層4が得られる。
変質処理の後、金属薄膜の保護膜3は溶液エツチングな
どで除去し、変質を受けなかった残りのレジストの被変
質層2は剥離液などで除去すると、被エツチング層1上
には変質層4だけが残る(第1図(f))。
そして、この変質層4をエツチングマスクとしRIEな
どを使って被エツチング層lをエツチングすることによ
り、変質層と同じ幅(1)の細線パターンが形成される
(第1図(蜀)。
最後にエツチングマスクの変質層4を除去して被エツチ
ング層1からなる細線パターンが完成する(第1図(h
))。
このようにして得られたパターンは、実施例1と同様に
0.5μm幅以下のパターンであっても、制御性よく、
かつ確実に形成することが可能である。
〔発明の効果〕
上記したように、本発明のパターン形成方法を用いるこ
とにより、0.5μm幅以下の徽細なパターンであって
も制御性良く、かつ確実にパターン形成することができ
る。
【図面の簡単な説明】
第1図(a)〜(h)は実施例1を説明するパターン形
成工程断面図であり、第2図は第1図(blに相当する
実施例2のパターン形成工程断面図であり、第3図は第
1図(e)に相当する実施例2のパターン形成工程断面
図である。 1・・・・・・被エツチング層、2・・・・・・被変質
層、3・・・・・・・・・・保護膜、4・・・・・・・
・変質層。

Claims (1)

  1. 【特許請求の範囲】 1、被エッチング層上に被変質層を形成する工程と、 該被変質層上に保護膜を形成する工程と、 パターン形成位置に沿って前記被変質層を露出する工程
    と、 該露出した被変質層に変質処理を施してエッチング耐性
    を備えた変質層を形成する工程と、該変質層を除く被変
    質層および保護膜を除去する工程と、 前記変質層をマスクとして被エッチング層をエッチング
    してパターンを形成する工程を備えたパターン形成方法
    。
JP28206386A 1986-11-28 1986-11-28 パタ−ン形成方法 Pending JPS63136631A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28206386A JPS63136631A (ja) 1986-11-28 1986-11-28 パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28206386A JPS63136631A (ja) 1986-11-28 1986-11-28 パタ−ン形成方法

Publications (1)

Publication Number Publication Date
JPS63136631A true JPS63136631A (ja) 1988-06-08

Family

ID=17647664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28206386A Pending JPS63136631A (ja) 1986-11-28 1986-11-28 パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS63136631A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03138924A (ja) * 1989-10-13 1991-06-13 Internatl Business Mach Corp <Ibm> Rieエツチ・バリア形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03138924A (ja) * 1989-10-13 1991-06-13 Internatl Business Mach Corp <Ibm> Rieエツチ・バリア形成方法

Similar Documents

Publication Publication Date Title
US4283483A (en) Process for forming semiconductor devices using electron-sensitive resist patterns with controlled line profiles
JPH0620062B2 (ja) 半導体デバイスの製造方法
JPH0136250B2 (ja)
US4341850A (en) Mask structure for forming semiconductor devices, comprising electron-sensitive resist patterns with controlled line profiles
KR100472029B1 (ko) 포토레지스트의 선택비 제어방법
JPH07201889A (ja) 二重露光によるt形のゲートの製造方法
US4939071A (en) Method for forming low resistance, sub-micrometer semiconductor gate structures
JPH10135239A (ja) 半導体装置の製造方法
EP0104235A4 (en) METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS.
JP3120000B2 (ja) 基板の突状部の電極の形成方法
JPH0795509B2 (ja) レジストパタ−ンの形成方法
JPH022175A (ja) 薄膜トランジスタ及びその製造方法
JPS6137774B2 (ja)
CA1260627A (en) Lithographic image size reduction photomask
JPH01189923A (ja) 半導体装置の製造方法
JPH03108330A (ja) 半導体装置の製造方法
KR20020066373A (ko) 레지스트 패턴 형성 방법 및 미세 패턴 형성 방법
JPS63254728A (ja) レジストパタ−ンの形成方法
JPH0265139A (ja) 半導体装置用電極の形成方法
KR950004974B1 (ko) 미세패턴 형성방법
JPH04291733A (ja) GaAsデバイス及びT字型ゲート電極の作成方法
KR100278742B1 (ko) 고반사 물질의 미세 패턴 형성 방법
JPS6074521A (ja) パタ−ン形成方法
KR19980047709A (ko) 트랜지스터의 티(t)형 게이트 제조방법
JPH02138751A (ja) 半導体装置の製造方法