JPH01194351A

JPH01194351A - 薄膜半導体装置

Info

Publication number: JPH01194351A
Application number: JP63016917A
Authority: JP
Inventors: Saburo Oikawa; 及川　三郎; Akio Mimura; 三村　秋男; Kikuo Ono; 記久雄小野; Nobutake Konishi; 信武小西
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-01-29
Filing date: 1988-01-29
Publication date: 1989-08-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、薄膜半導体装置に係り、特に、各画素に対応
してマトリックス状に形成され、各画素のスイッチング
を行うための半導体装置、あるいはマトリックス状に形
成され、光センサとして機能する半導体装置と、該半導
体装置を駆動するための半導体装置とを同一基板上に有
する薄膜半導体装置に関する。

（従来の技術）近年、ガラスなどの透明絶縁性基板上に、比較的低温で
形成した多結晶シリコンなどの半導体薄膜を用いて薄膜
トランジスタ（以下、ＴＰＴ）を形成し、このＴＰＴで
回路を構成する液晶表示装置等の薄膜半導体装置の開発
が活発に行われている。

液晶表示装置においては、透明ガラス基板の表面に非晶
質シリコン、あるいは多結晶シリコンを用いたＴＰＴを
マトリックス状に形成し、このＴＰＴを各画素のスイッ
チング素子として用いて液晶表示装置用アクティブマト
リック基板を形成する。

しかし、非晶質シリコンあるいは多結晶シリコンを用い
たＴＰＴは、単結晶シリコンを用いたトランジスタに比
べて電界効果移動度が小さく、動作速度が遅いという欠
点を有する。

すなわち、単結晶シリコンの電界効果移動度と比較する
と、非晶質シリコンの電界効果移動度は約１桁小さく、
多結晶シリコンの電界効果移動度は約３桁小さくなる。

ところが、表示面積の大型化、高画質化にともなって走
査線の本数が増えると、ＴＰＴに従来以上の動作速度が
要求される。

一方、表示装置の小型化、省エネルギー化、複合化に伴
い、各画素のスイッチングを行うためのＴＰＴ　（以下
、スイッチング用ＴＰＴ）と、該スイッチング用ＴＰＴ
を駆動するためのＴＰＴ　（以下、駆動用ＴＰＴ）とを
同一基板上に有する駆動回路内蔵型ＴＰＴアクティブマ
トリックス基板の研究も盛んに行われている。

液晶表示装置用のＴＰＴ基板において、高画質、高精細
化を達成するためには、駆動用ＴＰＴの半導体薄膜内で
の電界効果移動度を向上させなければならない。しかし
、前述したように、多結晶シリコンの電界効果移動度は
、単結晶シリコンの電界効果移動度よりも小さく、膜厚
が１０００Å以下の場合には、さらに小さくなることが
確認されている。

したがって、高画質、高精細化を多結晶シリコンで達成
するためには、駆動用ＴＰＴの多結晶シリコン膜の膜厚
を約８００Å以上にすることが要求される。

ところが、液晶表示装置において、液晶の各画素のスイ
ッチングを行うためのスイッチング用ＴＰＴでは、その
半導体薄膜の膜厚を厚くすると、逆方向リーク電流が増
大して画質が低下するという問題が発生する。このため
、スイッチング用ＴＰＴにおいては、半導体薄膜の膜厚
を約８００Å以下にしなければならない。

また、液晶表示装置においては、回路の動作タイミング
を正確に保つ意味から、スイッチング用ＴＰＴの動作速
度は駆動用ＴＰＴの動作速度よりも遅いことが望ましい
。

したがって、スイッチング用ＴＰＴと、駆動用ＴＰＴと
が同一基板上に形成される液晶表示装置等の薄膜半導体
装置においては、駆動用ＴＰＴを構成する半導体薄膜の
膜厚のみを厚くして、駆動用ＴＰＴの動作速度のみを高
速化することが望ましい。

上記したような電界効果移動度の低下に対する手段とし
ては、特願昭６２−１４３１３６号の明細書に記載され
ているように、電界効果移動度を向上させたい領域の半
導体薄膜を加熱して、該半導体薄膜の再結晶化を図る技
術が提案されている。

（発明が解決しようとする課題）上記した従来技術は、次のような問題点を有していた。

すなわち、動作速度を高速化したい領域に、局所的にレ
ーザ光などのビーム照射を行って加熱すると、半導体薄
膜の表面が融解し、その部分が再結晶化するが、この際
、ビーム走行時の横方向エピタキシャル成長作用が生じ
ないため均一な膜質が得られず、’ｒ　Ｆ　Ｔとしての
特性にばらつきが生じるという問題があった。

また、ビーム走査調整により、基板表面の全面にビーム
を均一に走査し、基板表面の全面を再結晶化する技術も
提案されているが、上記した従来技術同様、基板表面の
全面を均一に再結晶化することは難しく、生産性の点か
らみても問題があった。

本発明の目的は、以上に述べた問題点を解決し、半導体
薄膜の均一性を損なうこと無く、さらには、スイッチン
グ用ＴＰＴの逆方向リーク電流を増加させること無く、
駆動用ＴＰＴの動作速度を高速化することが可能な薄膜
半導体装置を提供することにある。

（課題を解決するための手段）上記した問題点を解決するために、本発明は、絶縁性基
板の表面上に形成された第１および第２の半導体薄膜と
、前記第］の半導体薄膜の部分に形成されたスイッチン
グ用ＴＰＴと、前記第２の半導体薄膜の部分に形成され
、前記スイッチング用ＴＰＴを駆動する駆動用ＴＰＴと
を具備した薄膜半導体装置において、前記第２の半導体
薄膜の膜厚を、前記第１の半導体薄膜の膜厚よりも厚く
した点に特徴がある。

（作用）半導体薄膜の膜厚を厚くすると電界効果移動度が大きく
なるので、その半導体薄膜を用いて薄膜半導体素子を形
成すると、半導体薄膜の膜厚が薄いときに比べてその動
作速度が向上する。

したがって、上記したように、第２の半導体薄膜の膜厚
を、第１の半導体薄膜の膜厚よりも厚くすると、駆動用
ＴＰＴの特性の均一性を損なうこと無く、さらには、ス
イッチング用ＴＰＴの逆方向リーク電流を増加させるこ
と無く、駆動用ＴＰＴの動作速度をスイッチング用ＴＰ
Ｔの動作速度よりも速くすることができる。

（実施例）以下に、図面を参照して、本発明の詳細な説明する。

第１図は本発明の一実施例の駆動回路を内蔵した液晶表
示装置用ＴＰＴ基板の平面図である。

１は透明な絶縁性基板であり、本実施例ではガラス基板
を用いている。２は各画素のスイッチングを行うための
ＴＰＴがマトリックス状に形成された領域を示し、約３
万個のＴＰＴが配置されている。３は該スイッチング用
ＴＰＴを駆動するためのＴＰＴが形成された領域を示し
、約３千個のＴＰＴが配置されている。

第２図は、第１図のＡ−Ａ断面図であり、特に、同図（
ａ）は駆動用ＴＦＴ３０の拡大断面図であり、同図（ｂ
）はスイッチング用ＴＦＴ２０の拡大断面図である。

同図において、ガラス基板１の表面には、膜厚５００人
の多結晶シリコン膜２００、および膜厚１０００人の多
結晶シリコン膜３００が形成されており、さらに、その
表面にはゲート絶縁膜４を介してゲート電極５が形成さ
れている。

２１．３１はソース領域、２２．３２はドレイン領域、
２３．３３はチャネル領域を表している。

本発明の特徴は、第２図に示されるように、駆動用ＴＰ
Ｔとスイッチング用ＴＰＴとが同一基板上に形成される
薄膜半導体装置において、駆動用ＴＦＴ３０の多結晶シ
リコン膜３００の膜厚を、スイッチング用ＴＰＴ２０の
多結晶シリコン膜２００の膜厚よりも厚くした点である
。

第３図は、本発明の一実施例の駆動回路を内蔵した液晶
表示装置用ＴＰＴ基板の製造方法を示した図であり、特
に、右半分はスイッチング用ＴＰＴの製造方法を示し、
左半分は駆動用ＴＰＴの製造方法を示している。

同図において、第１図および第２図と同一の符号は、同
一または同等部分を表している。

はじめに、ガラスＵ板１の表面に、ＣＶＤ法により膜厚
１０００人の多結晶シリコン膜３００を形成する［同図
（ａ）］。このときの加熱温度は６００℃である。

□　　つづいて、駆動用ＴＰＴが形成される領域の多結
晶シリコン膜（左半分）をレジストを用いてマスクし、
スイッチング用ＴＰＴの多結晶シリコン膜のみをエツチ
ングして、膜厚５００人の多結晶シリコン膜２００を得
る［同図（ｂ）］。

つづいて、多結晶シリコン膜２００．３００の表面に、
ゲート絶縁膜４、ゲート電極５を同時に形成する。

つづいて、前記ゲート電極５をマスクとして不純物をド
ープし、ソース領域２１，３１、およびドレイン領域２
２．３２を形成する。

このとき、同時にゲート電極５にも不純物がドープされ
る［同図（Ｃ）］。

つづいて、パッシベーション膜７を形成後、コンタクト
用の窓を開け、Ａ！電極６を蒸着する［同図（ｄ）］。

第４図は、本発明のその他の実施例の、駆動回路を内蔵
した液晶表示装置用ＴＰＴ基板の製造方法を示した図で
あり、第３図同様、右半分はスイッチング用ＴＰＴの製
造方法を示し、左半分は駆動用ＴＰＴの製造方法を示し
て”いる。

本実施例においては、初めにガラス基板１の表面に、膜
厚５００人の多結晶シリコン膜２００を形成する［同図
（ａ）］。

つづいて、駆動用ＴＰＴが形成される領域の多結晶シリ
コン膜をレジストを用いてをマスクし、スイッチング用
ＴＰＴの多結晶シリコン膜のみをエツチングによって除
去する［同図（ｂ）］。

ここで、再度多結晶シリコン膜を、ＣＶＤ法により全面
にわたって５００人の膜厚に形成すると、駆動用ＴＰＴ
が形成される領域には膜厚１０００人の多結晶シリコン
膜３００が形成され、スイッチング用ＴＦＴには膜厚５
００人の多結晶シリコン膜２００が形成される［同図（
Ｃ）］。

本実施例では、同図（ｂ）で説明した工程において、ス
イッチング用ＴＰＴの多結晶シリコン膜をガラス基板１
が露出するまで除去するので、第３図に示した実施例の
場合に比較して、多結晶シリコン膜の膜厚を正確に調整
することができる。

これ以後の工程は、第３図で説明した実施例の場合と同
様であるので、その説明は省略する。

第５図は、本発明の、さらにその他の実施例の駆動回路
を内蔵した液晶表示装置用ＴＰＴ基板の製造方法を示し
た図であり、前記同様、右半分はスイッチング用ＴＰＴ
の製造方法を示し、左半分は駆動用ＴＰＴの製造方法を
示している。

同図において、第１図ないし第４図と同一の符号は、同
一または同等部分を表している。

つづいて、駆動用ＴＰＴが形成される領域、スイッチン
グ用ＴＰＴのソース領域となる部分、およびドレイン領
域となる部分をレジストを用いてマスクし、スイッチン
グ用ＴＰＴの多結晶シリコン膜２００のうち、チャネル
領域となる部分のみをエツチングによって除去する［同
図（ｂ）］。

ここで、再度多結晶シリコン膜を、ＣＶＤ法により全面
にわたって５００人の膜厚に形成すると、駆動用ＴＰＴ
が形成される領域、スイッチング用ＴＰＴのソース領域
となる部分、およびドレイン領域となる部分には膜厚１
０００人の多結晶シリコン膜３００が形成され、スイッ
チング用ＴＰＴのチャネル領域となる部分には膜厚５０
０人の多結晶シリコン膜２００が形成される［同図（Ｃ
）］。

つづいて、第３図で説明した実施例の場合と同様に、ゲ
ート電極５、パッシベーションＰＩｋ７等を形成し、Ａ
！電極６を蒸着するＣ同図（ｄ）］。

本実施例では、スイッチング用ＴＰＴにおいても、その
ソース領域、ドレイン領域となる部分の多結晶シリコン
膜が厚く形成され、チャネル領域となる部分の多結晶シ
リコン膜は薄く形成されるため、逆方向リーク電流を増
加させること無く、プロセス欠陥の発生しにくいスイッ
チング用ＴＰＴを得ることができる。

以上の説明においては、絶縁性基板をガラス基板として
説明したが、透明な絶縁性基板であれば石英基板であっ
ても良い。

また、以上の説明においては、本発明を液晶表示装置に
適用して説明したが、本発明はこれのみに限定されるも
のでは無く、液晶プリンタ用の液晶スイッチアレイある
いは画像読取り装置のラインセンサのように、スイッチ
ング素子として機能するＴＰＴと、それを駆動するため
の駆動用ＴＰＴとが同一基板上に形成される薄膜半導体
装置であれば、どのような薄膜半導体装置にも適用でき
る。

なお、上記のように、本発明をラインセンサに適用する
場合は、絶縁性基板は透明でなくても良い。

（発明の効果）以上の説明から明らかなように、本発明によれば次のよ
うな効果が達成できる。

スイッチング用半導体装置と、駆動用半導体装置とを同
一基板上に有する駆動回路内蔵型ＴＰＴアクティブマト
リックス基板において、スイッチング用半導体装置の逆
方向リーク電流を増加させること無く、さらには、駆動
用半導体装置の半導体薄膜の表面の均一性を損なうこと
無く、駆動用半導体装置の動作速度を、スイッチング用
半導体装置の動作速度よりも速くすることができる。

【図面の簡単な説明】

第１図は本発明の一実施例の液晶表示装置の平面図であ
る。第２図は本発明の一実施例の液晶表示装置の部分断面図
である。第３図は本発明の一実施例の製造方法を示した断面図で
ある。第４図は本発明のその他の実施例の製造方法を示した断
面図である。第５図は本発明のさらにその他の実施例の製造方法を示
した断面図である。

Claims

【特許請求の範囲】

（１）絶縁性基板と、絶縁性基板の表面上に形成された
第１および第２の半導体薄膜と、前記第１の半導体薄膜
の部分に形成された第１の薄膜半導体素子と、前記第２
の半導体薄膜の部分に形成された第２の薄膜半導体素子
とを具備し、前記第２の薄膜半導体素子は前記第１の薄
膜半導体素子を駆動する薄膜半導体装置において、前記第２の半導体薄膜の膜厚が、前記第１の半導体薄膜
の膜厚よりも厚いことを特徴とする薄膜半導体装置。
（２）前記第１の薄膜半導体素子は、前記絶縁性基板の
表面上にマトリックス状に配置して形成されたことを特
徴とする特許請求の範囲第１項記載の薄膜半導体装置。
（３）前記絶縁性基板は、透明ガラス基板または石英基
板であることを特徴とする特許請求の範囲第１項または
第２項記載の薄膜半導体装置。
（４）前記第１の薄膜半導体素子は、スイッチング素子
であることを特徴とする特許請求の範囲第１項ないし第
３項のいづれかに記載の薄膜半導体装置。
（５）前記第１の薄膜半導体素子は、光センサであるこ
とを特徴とする特許請求の範囲第１項ないし第３項のい
づれかに記載の薄膜半導体装置。