JPH0645607A - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法Info
- Publication number
- JPH0645607A JPH0645607A JP19372092A JP19372092A JPH0645607A JP H0645607 A JPH0645607 A JP H0645607A JP 19372092 A JP19372092 A JP 19372092A JP 19372092 A JP19372092 A JP 19372092A JP H0645607 A JPH0645607 A JP H0645607A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- type
- crystal display
- liquid crystal
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】ａ−Ｓｉにエキシマレーザを照射して結晶性の
優れたpoly−Ｓｉを形成し、高移動度のＴＦＴを製造す
ること又、前記poly−Ｓｉ ＴＦＴをアクティブマトリ
クス基板に適用することで、駆動回路内蔵型ＴＦＴ−Ｌ
ＣＤ，高精細ＴＦＴ−ＬＣＤを実現することを目的とす
る。 【構成】プラズマＣＶＤ法により、ＳｉＨ4 及びＢ2Ｈ6
及びＰＨ3 を原料ガスとして、Ｂ及びＰを微量含んだａ
−Ｓｉを形成する。不純物を含んだａ−Ｓｉは結晶化し
やすく、エキシマレーザを下地膜に熱ダメージを与えな
い低エネルギーで照射しても結晶性の優れたpoly−Ｓｉ
が得られる。従って、前記poly−ＳｉをＴＦＴの半導体
層に適用することで、高移動度のＴＦＴが製造でき、駆
動回路内蔵型TFT−ＬＣＤ，高精細ＴＦＴ−ＬＣＤを製
造することができる。
優れたpoly−Ｓｉを形成し、高移動度のＴＦＴを製造す
ること又、前記poly−Ｓｉ ＴＦＴをアクティブマトリ
クス基板に適用することで、駆動回路内蔵型ＴＦＴ−Ｌ
ＣＤ，高精細ＴＦＴ−ＬＣＤを実現することを目的とす
る。 【構成】プラズマＣＶＤ法により、ＳｉＨ4 及びＢ2Ｈ6
及びＰＨ3 を原料ガスとして、Ｂ及びＰを微量含んだａ
−Ｓｉを形成する。不純物を含んだａ−Ｓｉは結晶化し
やすく、エキシマレーザを下地膜に熱ダメージを与えな
い低エネルギーで照射しても結晶性の優れたpoly−Ｓｉ
が得られる。従って、前記poly−ＳｉをＴＦＴの半導体
層に適用することで、高移動度のＴＦＴが製造でき、駆
動回路内蔵型TFT−ＬＣＤ，高精細ＴＦＴ−ＬＣＤを製
造することができる。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置及びその
製造方法に関し、特に液晶表示装置のスイッチング素子
として用いる薄膜トランジスタ及びその製造方法に関す
る。
製造方法に関し、特に液晶表示装置のスイッチング素子
として用いる薄膜トランジスタ及びその製造方法に関す
る。
【０００２】
【従来の技術】薄膜トランジスタ（ＴＦＴ）をスイッチ
ング素子に用いた液晶デイスプレイ（ＬＣＤ）は、薄
型，軽量，低消費電力という特長からＯＡ用ＶＤＴやカ
ラーテレビ等に適用されている。このＴＦＴ−ＬＣＤの
課題は、高精細化，大画面化，さらには低コスト化であ
る。
ング素子に用いた液晶デイスプレイ（ＬＣＤ）は、薄
型，軽量，低消費電力という特長からＯＡ用ＶＤＴやカ
ラーテレビ等に適用されている。このＴＦＴ−ＬＣＤの
課題は、高精細化，大画面化，さらには低コスト化であ
る。
【０００３】高精細化及び大画面化には、現在使われて
いるＴＦＴのサイズを小さくし、開口率の向上並びに１
ライン当たりの負荷の低減が必要となる。そのために
は、現在広く用いられている非晶質シリコン（ａ−Ｓ
ｉ）を半導体層に適用したａ−Ｓｉ ＴＦＴでは、移動
度が小さく（０.５cm2／Ｖ・ｓ程度）、ＴＦＴサイズを
小さくするには限界がある。従って、従来よりａ−Ｓｉ
膜を結晶化して多結晶Ｓｉ(poly−Ｓｉ)に改質し、前記
poly−Ｓｉ膜をＴＦＴの半導体層に用いることが考えら
れている。これにより、移動度を１０cm2 ／Ｖ・ｓ以上
にすることができる。ａ−Ｓｉ膜を結晶化する手段とし
ては、レーザを照射したり或いは６００℃以上で加熱し
ている（特開昭56−92573 号公報記載）。
いるＴＦＴのサイズを小さくし、開口率の向上並びに１
ライン当たりの負荷の低減が必要となる。そのために
は、現在広く用いられている非晶質シリコン（ａ−Ｓ
ｉ）を半導体層に適用したａ−Ｓｉ ＴＦＴでは、移動
度が小さく（０.５cm2／Ｖ・ｓ程度）、ＴＦＴサイズを
小さくするには限界がある。従って、従来よりａ−Ｓｉ
膜を結晶化して多結晶Ｓｉ(poly−Ｓｉ)に改質し、前記
poly−Ｓｉ膜をＴＦＴの半導体層に用いることが考えら
れている。これにより、移動度を１０cm2 ／Ｖ・ｓ以上
にすることができる。ａ−Ｓｉ膜を結晶化する手段とし
ては、レーザを照射したり或いは６００℃以上で加熱し
ている（特開昭56−92573 号公報記載）。
【０００４】低コスト化には、現在外付けされている駆
動用ＬＳＩを画素と同一基板上に内蔵することが考えら
れている。駆動用回路は高速動作が必要なため、ａ−Ｓ
ｉＴＦＴでは移動度が小さく、回路を構成することは困
難である。従って、少なくとも回路を構成する部分はpo
ly−Ｓｉ ＴＦＴで構成しなければならない。前記回路
内蔵を実現するために、レーザを回路を構成する部分の
みに照射して、その部分をpoly−Ｓｉ化し、回路部はpo
ly−Ｓｉ ＴＦＴ、画素部はａ−Ｓｉ TFTで構成する
ことが考えられている。別の手段としては、熱処理を施
して画素を含めてpoly−Ｓｉ化し、ＬＣＤを構成する全
てのＴＦＴをpoly−Ｓｉ ＴＦＴで構成することが考え
られている。
動用ＬＳＩを画素と同一基板上に内蔵することが考えら
れている。駆動用回路は高速動作が必要なため、ａ−Ｓ
ｉＴＦＴでは移動度が小さく、回路を構成することは困
難である。従って、少なくとも回路を構成する部分はpo
ly−Ｓｉ ＴＦＴで構成しなければならない。前記回路
内蔵を実現するために、レーザを回路を構成する部分の
みに照射して、その部分をpoly−Ｓｉ化し、回路部はpo
ly−Ｓｉ ＴＦＴ、画素部はａ−Ｓｉ TFTで構成する
ことが考えられている。別の手段としては、熱処理を施
して画素を含めてpoly−Ｓｉ化し、ＬＣＤを構成する全
てのＴＦＴをpoly−Ｓｉ ＴＦＴで構成することが考え
られている。
【０００５】
【発明が解決しようとする課題】上記従来技術に示すよ
うにａ−Ｓｉを結晶化する際、６００℃以上で加熱した
り、或いはレーザ等のエネルギービームを照射してい
る。しかし、６００℃以上で加熱する場合、低融点の低
価格ガラスを使用することはできず、そのため石英ガラ
スなどの高価なガラスを使用している。従って、製造コ
ストが高いという課題が生じる。又、エキシマレーザを
照射する場合においても、従来のようにプラズマＣＶＤ
法やスパッタ法等により形成したａ−Ｓｉを結晶化する
際は、照射エネルギーが３００ｍＪ／cm2 前後と高エネ
ルギーを必要とする。従って、前記ａ−Ｓｉの下地膜に
熱ダメージを与えるという問題が生じる。上記従来技術
では、以上示すような課題に対する配慮がなされていな
い。
うにａ−Ｓｉを結晶化する際、６００℃以上で加熱した
り、或いはレーザ等のエネルギービームを照射してい
る。しかし、６００℃以上で加熱する場合、低融点の低
価格ガラスを使用することはできず、そのため石英ガラ
スなどの高価なガラスを使用している。従って、製造コ
ストが高いという課題が生じる。又、エキシマレーザを
照射する場合においても、従来のようにプラズマＣＶＤ
法やスパッタ法等により形成したａ−Ｓｉを結晶化する
際は、照射エネルギーが３００ｍＪ／cm2 前後と高エネ
ルギーを必要とする。従って、前記ａ−Ｓｉの下地膜に
熱ダメージを与えるという問題が生じる。上記従来技術
では、以上示すような課題に対する配慮がなされていな
い。
【０００６】又、上記従来技術に示すように形成したpo
ly−Ｓｉ ＴＦＴは、リーク電流が大きいという課題が
ある。
ly−Ｓｉ ＴＦＴは、リーク電流が大きいという課題が
ある。
【０００７】本発明の目的は、下地膜に熱ダメージを与
えずに、結晶性の優れたpoly−Ｓｉを形成し、高移動度
のＴＦＴを提供することにある。
えずに、結晶性の優れたpoly−Ｓｉを形成し、高移動度
のＴＦＴを提供することにある。
【０００８】本発明の第２の目的は、上記高移動度のＴ
ＦＴをＴＦＴ−ＬＣＤに適用し、駆動回路内蔵型ＬＣ
Ｄ，高精細ＬＣＤ，大画面ＬＣＤを提供することにあ
る。
ＦＴをＴＦＴ−ＬＣＤに適用し、駆動回路内蔵型ＬＣ
Ｄ，高精細ＬＣＤ，大画面ＬＣＤを提供することにあ
る。
【０００９】
【課題を解決するための手段】上記課題を解決するた
め、本発明では、ＴＦＴの構造を以下に示すようにす
る。ｐ型及びｎ型の不純物を含むａ−Ｓｉを形成し、か
つ、前記ａ−Ｓｉの導電型をｐ型ＴＦＴの際はｎ型に、
ｎ型ＴＦＴの際はｐ型にする。その後、前記ａ−Ｓｉに
レーザを照射することにより形成したpoly−ＳｉをＴＦ
Ｔのチャネル層に使用する。
め、本発明では、ＴＦＴの構造を以下に示すようにす
る。ｐ型及びｎ型の不純物を含むａ−Ｓｉを形成し、か
つ、前記ａ−Ｓｉの導電型をｐ型ＴＦＴの際はｎ型に、
ｎ型ＴＦＴの際はｐ型にする。その後、前記ａ−Ｓｉに
レーザを照射することにより形成したpoly−ＳｉをＴＦ
Ｔのチャネル層に使用する。
【００１０】又、駆動用回路内蔵型ＴＦＴ−ＬＣＤに本
発明を適用する場合、画素部ＴＦＴ及び回路部ＴＦＴの
チャネル層に、ｐ型及びｎ型の不純物を含むａ−Ｓｉを
形成し、かつ、前記ａ−Ｓｉの導電型をｐ型ＴＦＴの際
はｎ型に、ｎ型ＴＦＴの際はｐ型にし、その後前記ａ−
Ｓｉにレーザを照射して形成したpoly−Ｓｉを使用す
る。又、画素部ＴＦＴは、現状のａ−Ｓｉ ＴＦＴでも
動作可能なため、回路部ＴＦＴのみ上記構造としても良
い。
発明を適用する場合、画素部ＴＦＴ及び回路部ＴＦＴの
チャネル層に、ｐ型及びｎ型の不純物を含むａ−Ｓｉを
形成し、かつ、前記ａ−Ｓｉの導電型をｐ型ＴＦＴの際
はｎ型に、ｎ型ＴＦＴの際はｐ型にし、その後前記ａ−
Ｓｉにレーザを照射して形成したpoly−Ｓｉを使用す
る。又、画素部ＴＦＴは、現状のａ−Ｓｉ ＴＦＴでも
動作可能なため、回路部ＴＦＴのみ上記構造としても良
い。
【００１１】上記課題を解決するための別の手段として
は、ＴＦＴのチャネル層を、ゲート絶縁膜と接する側か
らpoly−Ｓｉとａ−Ｓｉの二層構造とし、かつ前記poly
−Ｓｉを、ｐ型及びｎ型の不純物を含むａ−Ｓｉにレー
ザを照射して形成し、前記poly−Ｓｉの導電型をｐ型Ｔ
ＦＴの際はｎ型に、ｎ型ＴＦＴの際はｐ型にする。以上
示したｐ型或いはｎ型の不純物としては、特にＢやＰが
有効である。
は、ＴＦＴのチャネル層を、ゲート絶縁膜と接する側か
らpoly−Ｓｉとａ−Ｓｉの二層構造とし、かつ前記poly
−Ｓｉを、ｐ型及びｎ型の不純物を含むａ−Ｓｉにレー
ザを照射して形成し、前記poly−Ｓｉの導電型をｐ型Ｔ
ＦＴの際はｎ型に、ｎ型ＴＦＴの際はｐ型にする。以上
示したｐ型或いはｎ型の不純物としては、特にＢやＰが
有効である。
【００１２】上記課題を解決するための製造方法の一手
段を以下に示す。ＴＦＴのチャネル層に使用するpoly−
Ｓｉを、プラズマＣＶＤ法により、ＳｉＨ4 及びＢ2Ｈ6
及びＰＨ3 の混合ガス、或いは、前記混合ガス中にＨ2
或いはＨｅなどの不活性ガスを添加した混合ガスを原料
として成膜した後、レーザ等のエネルギービームを照射
して形成する。或いは、逆スタガ構造ＴＦＴの場合、ゲ
ート絶縁膜を形成した後、ＰＨ3 を原料ガスとしてプラ
ズマ処理し、その後、プラズマＣＶＤ法により、ＳｉＨ
4 及びＢ2Ｈ6の混合ガス、或いは、前記混合ガス中にＨ
2 或いはＨｅなどの不活性ガスを添加した混合ガスを原
料としてＢを含有したａ−Ｓｉを形成する。その後、前
記ａ−Ｓｉにレーザを照射してpoly−Ｓｉ化し、ＴＦＴ
のチャネル層に用いる。
段を以下に示す。ＴＦＴのチャネル層に使用するpoly−
Ｓｉを、プラズマＣＶＤ法により、ＳｉＨ4 及びＢ2Ｈ6
及びＰＨ3 の混合ガス、或いは、前記混合ガス中にＨ2
或いはＨｅなどの不活性ガスを添加した混合ガスを原料
として成膜した後、レーザ等のエネルギービームを照射
して形成する。或いは、逆スタガ構造ＴＦＴの場合、ゲ
ート絶縁膜を形成した後、ＰＨ3 を原料ガスとしてプラ
ズマ処理し、その後、プラズマＣＶＤ法により、ＳｉＨ
4 及びＢ2Ｈ6の混合ガス、或いは、前記混合ガス中にＨ
2 或いはＨｅなどの不活性ガスを添加した混合ガスを原
料としてＢを含有したａ−Ｓｉを形成する。その後、前
記ａ−Ｓｉにレーザを照射してpoly−Ｓｉ化し、ＴＦＴ
のチャネル層に用いる。
【００１３】ａ−Ｓｉの結晶化に用いるレーザとして
は、ａ−Ｓｉに対する吸収係数の大きい紫外光であるエ
キシマレーザが適する。
は、ａ−Ｓｉに対する吸収係数の大きい紫外光であるエ
キシマレーザが適する。
【００１４】
【作用】レーザを照射してａ−Ｓｉを結晶化する際、前
記ａ−Ｓｉ中に導電性を示す不純物が含有している場
合、結晶化のしきいエネルギー値が低下する。従って、
前記不純物を含有しない場合と比較して低エネルギーで
poly−Ｓｉ化することから、結晶化するａ−Ｓｉの下地
膜へ熱ダメージを与えずに、グレインサイズの大きなpo
ly−Ｓｉを得ることができる。従って、結晶化するａ−
Ｓｉ中にｎ型及びｐ型の不純物を導入することで上記作
用を得ることができる。又、レーザを照射してpoly−Ｓ
ｉ ＴＦＴを形成した場合、ＴＦＴのしきい電圧が負側
にシフトする現象がある。そのため、ｎ型ＴＦＴの場合
には前記poly−Ｓｉをｐ型に、ｐ型ＴＦＴの場合には前
記poly−Ｓｉをｎ型にすることで、前記現象を解決する
ことができる。さらに、不純物のド−プ量を制御するこ
とにより、ＴＦＴのしきい電圧を制御することができ
る。
記ａ−Ｓｉ中に導電性を示す不純物が含有している場
合、結晶化のしきいエネルギー値が低下する。従って、
前記不純物を含有しない場合と比較して低エネルギーで
poly−Ｓｉ化することから、結晶化するａ−Ｓｉの下地
膜へ熱ダメージを与えずに、グレインサイズの大きなpo
ly−Ｓｉを得ることができる。従って、結晶化するａ−
Ｓｉ中にｎ型及びｐ型の不純物を導入することで上記作
用を得ることができる。又、レーザを照射してpoly−Ｓ
ｉ ＴＦＴを形成した場合、ＴＦＴのしきい電圧が負側
にシフトする現象がある。そのため、ｎ型ＴＦＴの場合
には前記poly−Ｓｉをｐ型に、ｐ型ＴＦＴの場合には前
記poly−Ｓｉをｎ型にすることで、前記現象を解決する
ことができる。さらに、不純物のド−プ量を制御するこ
とにより、ＴＦＴのしきい電圧を制御することができ
る。
【００１５】ＴＦＴのチャネル層をゲート絶縁膜と接す
る側からpoly−Ｓｉとａ−Ｓｉの二層構造にし、かつ、
前記poly−Ｓｉを上記要領で構成することにより、電界
が集中するソース・ドレイン電極と半導体層の接合部が
ａ−Ｓｉで構成させるため、poly−Ｓｉで接合を形成す
るよりもリーク電流を著しく低減できる。さらには、オ
ン電流が流れるチャネル領域は、結晶性の優れたpoly−
Ｓｉで構成されるため、高移動度が得られる。
る側からpoly−Ｓｉとａ−Ｓｉの二層構造にし、かつ、
前記poly−Ｓｉを上記要領で構成することにより、電界
が集中するソース・ドレイン電極と半導体層の接合部が
ａ−Ｓｉで構成させるため、poly−Ｓｉで接合を形成す
るよりもリーク電流を著しく低減できる。さらには、オ
ン電流が流れるチャネル領域は、結晶性の優れたpoly−
Ｓｉで構成されるため、高移動度が得られる。
【００１６】又、回路内蔵型ＴＦＴ−ＬＣＤの回路部Ｔ
ＦＴ、或いは、回路部及び画素部ＴＦＴの両方に上記Ｔ
ＦＴを適用することで、下地膜に熱ダメージを与えずに
高移動度のpoly−Ｓｉ ＴＦＴが形成でき、駆動回路内
蔵型ＴＦＴ−ＬＣＤを歩留まり良く製造できる。さら
に、画素部ＴＦＴに本発明を適用した場合、ＴＦＴが高
移動度であることから、ＴＦＴサイズを小さくでき、高
精細化，大画面化が実現できる。
ＦＴ、或いは、回路部及び画素部ＴＦＴの両方に上記Ｔ
ＦＴを適用することで、下地膜に熱ダメージを与えずに
高移動度のpoly−Ｓｉ ＴＦＴが形成でき、駆動回路内
蔵型ＴＦＴ−ＬＣＤを歩留まり良く製造できる。さら
に、画素部ＴＦＴに本発明を適用した場合、ＴＦＴが高
移動度であることから、ＴＦＴサイズを小さくでき、高
精細化，大画面化が実現できる。
【００１７】製造方法としては、ＴＦＴの半導体層に使
用するpoly−Ｓｉを、プラズマCVD法により、ＳｉＨ4
及びＢ2Ｈ6及びＰＨ3 の混合ガス、或いは、前記混合ガ
ス中にＨ2 或いはＨｅなどの不活性ガスを添加した混合
ガスを原料として成膜した後、レーザ等のエネルギービ
ームを照射して形成したものとする。ここで、前記Ｂ2
Ｈ6及びＰＨ3 ガスのガス流量を制御することで、ａ−
Ｓｉ中に所望のＢ及びＰをドーピングすることができ
る。前記Ｂ及びＰのドーピング量を制御するにより、Ｔ
ＦＴのしきい電圧を制御することができる。ａ−Ｓｉ中
にＢやＰがドーピングされているため、レーザを低エネ
ルギーで照射してもグレインサイズの大きなpoly−Ｓｉ
が得られる。或いは、逆スタガ構造ＴＦＴの場合、ゲー
ト絶縁膜を形成した後、ＰＨ3 を原料ガスとしてプラズ
マ処理し、その後、プラズマＣＶＤ法により、ＳｉＨ4
及びＢ2Ｈ6の混合ガス、或いは、前記混合ガス中にＨ2
或いはＨｅなどの不活性ガスを添加した混合ガスを原料
としてＢを含んだａ−Ｓｉを形成する。その後、レーザ
を照射してpoly−Ｓｉ化し、ＴＦＴのチャネル層に用い
る。以上のようにすることでも、ａ−Ｓｉの結晶化に要
するしきいエネルギー値を小さくすることができる。
用するpoly−Ｓｉを、プラズマCVD法により、ＳｉＨ4
及びＢ2Ｈ6及びＰＨ3 の混合ガス、或いは、前記混合ガ
ス中にＨ2 或いはＨｅなどの不活性ガスを添加した混合
ガスを原料として成膜した後、レーザ等のエネルギービ
ームを照射して形成したものとする。ここで、前記Ｂ2
Ｈ6及びＰＨ3 ガスのガス流量を制御することで、ａ−
Ｓｉ中に所望のＢ及びＰをドーピングすることができ
る。前記Ｂ及びＰのドーピング量を制御するにより、Ｔ
ＦＴのしきい電圧を制御することができる。ａ−Ｓｉ中
にＢやＰがドーピングされているため、レーザを低エネ
ルギーで照射してもグレインサイズの大きなpoly−Ｓｉ
が得られる。或いは、逆スタガ構造ＴＦＴの場合、ゲー
ト絶縁膜を形成した後、ＰＨ3 を原料ガスとしてプラズ
マ処理し、その後、プラズマＣＶＤ法により、ＳｉＨ4
及びＢ2Ｈ6の混合ガス、或いは、前記混合ガス中にＨ2
或いはＨｅなどの不活性ガスを添加した混合ガスを原料
としてＢを含んだａ−Ｓｉを形成する。その後、レーザ
を照射してpoly−Ｓｉ化し、ＴＦＴのチャネル層に用い
る。以上のようにすることでも、ａ−Ｓｉの結晶化に要
するしきいエネルギー値を小さくすることができる。
【００１８】結晶化に用いるレーザとしては、ａ−Ｓｉ
に対する吸収係数の大きいエキシマレーザが適する。例
えば、ＸｅＣｌエキシマレーザの発振波長は、３０８ｎ
ｍの紫外光領域である。そのため、Ｓｉ表面の数１０ｎ
ｍの領域で吸収されるため、レーザエネルギーを効率良
く熱エネルギーに変換でき、結晶化には有効である。
に対する吸収係数の大きいエキシマレーザが適する。例
えば、ＸｅＣｌエキシマレーザの発振波長は、３０８ｎ
ｍの紫外光領域である。そのため、Ｓｉ表面の数１０ｎ
ｍの領域で吸収されるため、レーザエネルギーを効率良
く熱エネルギーに変換でき、結晶化には有効である。
【００１９】
【実施例】以下に、本発明の実施例を図面を用いて説明
する。
する。
【００２０】実施例１ 本発明を駆動用回路を内蔵した液晶表示装置に適用した
場合を示す。図１は、駆動用回路を内蔵した液晶表示装
置用アクティブマトリクス基板の概略を示す。画像を表
示する画素部１０２と、前記画素部に備えられているＴ
ＦＴを駆動するための回路部１０１により構成されてい
る。本実施例では、前記画素部１０２及び回路部１０１
に用いるＴＦＴを図１に示す構造とする。即ち、ＴＦＴ
のチャネル層をゲート絶縁膜と接する側からpoly−Ｓｉ
とａ−Ｓｉの二層構造とし、かつ、前記poly−ＳｉをＢ
及びＰを含むａ−Ｓｉにレーザを照射して形成したもの
とする。ＢやＰを含むａ−Ｓｉは、結晶化しやすく、低
エネルギーのレーザを照射しても結晶性の優れたpoly−
Ｓｉが得られる。従って、ａ−Ｓｉの下地膜に熱ダメー
ジを与えることはない。さらに、導電型をｐ型にしてお
くことで、ＴＦＴのディプレッションモードの特性を解
消できる。
場合を示す。図１は、駆動用回路を内蔵した液晶表示装
置用アクティブマトリクス基板の概略を示す。画像を表
示する画素部１０２と、前記画素部に備えられているＴ
ＦＴを駆動するための回路部１０１により構成されてい
る。本実施例では、前記画素部１０２及び回路部１０１
に用いるＴＦＴを図１に示す構造とする。即ち、ＴＦＴ
のチャネル層をゲート絶縁膜と接する側からpoly−Ｓｉ
とａ−Ｓｉの二層構造とし、かつ、前記poly−ＳｉをＢ
及びＰを含むａ−Ｓｉにレーザを照射して形成したもの
とする。ＢやＰを含むａ−Ｓｉは、結晶化しやすく、低
エネルギーのレーザを照射しても結晶性の優れたpoly−
Ｓｉが得られる。従って、ａ−Ｓｉの下地膜に熱ダメー
ジを与えることはない。さらに、導電型をｐ型にしてお
くことで、ＴＦＴのディプレッションモードの特性を解
消できる。
【００２１】次に、本実施例を実現するための製造方法
を以下に示す。ガラス基板１上にスパッタ法（ＤＣ１０
０Ｖ，温度１００℃）によりＣｒを１２０ｎｍ堆積した
後、ホトエッチング工程によりゲート電極２パタ−ンを
形成する。プラズマＣＶＤ法によりＳｉＮ膜３を３５０
ｎｍ（基板温度３５０℃，圧力０.６Torr ，パワー６０
Ｗ、ガス流量ＳｉＨ4 ：ＮＨ3 ：Ｎ2 ＝８：４８：１６
０sccm）堆積した後、Ｂ及びＰを含んだａ−Ｓｉ４を４
０ｎｍの膜厚で連続形成する。前記ａ−Ｓｉ膜の形成条
件は、基板温度３００℃、圧力０.６Torr ，パワ−４０
Ｗ，ガス流量ＳｉＨ4：０.１％Ｂ2Ｈ6（Ｈ2希釈）：０.
５％ＰＨ3（Ｈ2 希釈)＝２０：１５：１５sccmとした。
その後、図２に示すようにエキシマレーザを１７０ｍＪ
／cm2照射して前記ａ−Ｓｉ膜を結晶化する。レーザ照
射後、ａ−Ｓｉ６をプラズマＣＶＤ法により１５０ｎｍ
（基板温度３００℃，圧力０.６Torr ，パワ−４０Ｗ、
ガス流量ＳｉＨ4 ：Ｈ2 ＝１５：４０sccm）堆積し、続
いてｎ型Ｓｉ７を４０ｎｍ（基板温度２５０℃，圧力
０.６Torr，パワー６０Ｗ，ガス流量ＳｉＨ4：ＰＨ3：
Ｈ2＝２０：２０：４０sccm）堆積して、ＴＦＴを形成
する部分のＳｉ膜を島状加工する。スパッタ法によりＣ
ｒ，Ａｌ等を形成し、ソース・ドレイン電極８を形成し
た後、最後にプラズマＣＶＤ法によりパッシベーション
膜９としてＳｉＮを１μｍ堆積する。図３は完成した逆
スタガ構造ＴＦＴの断面図を示す。前記poly−Ｓｉ中の
Ｂ及びＰの濃度は、ＴＦＴ形成後に所望のしきい電圧に
なるようにドープ量を制御する。ドープ量の制御は、成
膜時のＢ2Ｈ6及びＰＨ3 ガスの流量を変えることで容易
にできる。
を以下に示す。ガラス基板１上にスパッタ法（ＤＣ１０
０Ｖ，温度１００℃）によりＣｒを１２０ｎｍ堆積した
後、ホトエッチング工程によりゲート電極２パタ−ンを
形成する。プラズマＣＶＤ法によりＳｉＮ膜３を３５０
ｎｍ（基板温度３５０℃，圧力０.６Torr ，パワー６０
Ｗ、ガス流量ＳｉＨ4 ：ＮＨ3 ：Ｎ2 ＝８：４８：１６
０sccm）堆積した後、Ｂ及びＰを含んだａ−Ｓｉ４を４
０ｎｍの膜厚で連続形成する。前記ａ−Ｓｉ膜の形成条
件は、基板温度３００℃、圧力０.６Torr ，パワ−４０
Ｗ，ガス流量ＳｉＨ4：０.１％Ｂ2Ｈ6（Ｈ2希釈）：０.
５％ＰＨ3（Ｈ2 希釈)＝２０：１５：１５sccmとした。
その後、図２に示すようにエキシマレーザを１７０ｍＪ
／cm2照射して前記ａ−Ｓｉ膜を結晶化する。レーザ照
射後、ａ−Ｓｉ６をプラズマＣＶＤ法により１５０ｎｍ
（基板温度３００℃，圧力０.６Torr ，パワ−４０Ｗ、
ガス流量ＳｉＨ4 ：Ｈ2 ＝１５：４０sccm）堆積し、続
いてｎ型Ｓｉ７を４０ｎｍ（基板温度２５０℃，圧力
０.６Torr，パワー６０Ｗ，ガス流量ＳｉＨ4：ＰＨ3：
Ｈ2＝２０：２０：４０sccm）堆積して、ＴＦＴを形成
する部分のＳｉ膜を島状加工する。スパッタ法によりＣ
ｒ，Ａｌ等を形成し、ソース・ドレイン電極８を形成し
た後、最後にプラズマＣＶＤ法によりパッシベーション
膜９としてＳｉＮを１μｍ堆積する。図３は完成した逆
スタガ構造ＴＦＴの断面図を示す。前記poly−Ｓｉ中の
Ｂ及びＰの濃度は、ＴＦＴ形成後に所望のしきい電圧に
なるようにドープ量を制御する。ドープ量の制御は、成
膜時のＢ2Ｈ6及びＰＨ3 ガスの流量を変えることで容易
にできる。
【００２２】本発明の手段により形成したＴＦＴと、従
来より製造されている不純物を含まないａ−Ｓｉをレー
ザアニ−ルして形成したＴＦＴの移動度を図４に示す。
図４は、移動度のエキシマレーザ照射エネルギー依存性
を示すが、本発明のＴＦＴの方が、移動度が最大となる
エネルギーが低エネルギー側にシフトし、さらに従来技
術よりも高移動度が得られている。これにより、本発明
は、下地膜への熱ダメージの低減、ＴＦＴの高移動度
化、に適している。
来より製造されている不純物を含まないａ−Ｓｉをレー
ザアニ−ルして形成したＴＦＴの移動度を図４に示す。
図４は、移動度のエキシマレーザ照射エネルギー依存性
を示すが、本発明のＴＦＴの方が、移動度が最大となる
エネルギーが低エネルギー側にシフトし、さらに従来技
術よりも高移動度が得られている。これにより、本発明
は、下地膜への熱ダメージの低減、ＴＦＴの高移動度
化、に適している。
【００２３】以上のようにしてアクティブマトリクス基
板を製造することにより、図５に示す通り、従来では外
付けされていた駆動用ＬＳＩ１０３を画素１０２と同一
基板上に内蔵できる。従って、画面サイズを変えること
なくモジュ−ルの小型化，軽量化を実現することができ
る。
板を製造することにより、図５に示す通り、従来では外
付けされていた駆動用ＬＳＩ１０３を画素１０２と同一
基板上に内蔵できる。従って、画面サイズを変えること
なくモジュ−ルの小型化，軽量化を実現することができ
る。
【００２４】ここでは、ＴＦＴの構造を逆スタガとした
が、正スタガ，コープレナー構造としても同様の効果が
得られる。
が、正スタガ，コープレナー構造としても同様の効果が
得られる。
【００２５】実施例２ 本発明を、駆動用回路部はpoly−Ｓｉ ＴＦＴ、画素部
はａ−Ｓｉ ＴＦＴで構成した駆動回路内蔵型アクティ
ブマトリクス基板の製造に適用した場合について、以下
図面（図６〜図１１）を用いて説明する。
はａ−Ｓｉ ＴＦＴで構成した駆動回路内蔵型アクティ
ブマトリクス基板の製造に適用した場合について、以下
図面（図６〜図１１）を用いて説明する。
【００２６】ガラス基板１０上にスパッタ法によりＡｌ
膜１１を２５０ｎｍ堆積し、ゲート電極及び走査線にパ
ターニングした後、その表面層を陽極化成する（図
６）。プラズマＣＶＤ法で、ＳｉＮ膜１３を２００ｎ
ｍ、Ｂ及びＰをドープしたａ−Ｓｉ膜１４を４０ｎｍ連
続形成する。前記ａ−Ｓｉ膜の形成条件は、基板温度３
００℃，圧力０.６Torr ，パワー４０Ｗ，ガス流量Ｓｉ
Ｈ4：０.１％Ｂ2Ｈ6（Ｈ2 希釈）：０.５％ＰＨ3（Ｈ2
希釈）＝２０：２０：５sccmとする。質量分析の結果、
前記条件で形成したａ−Ｓｉ膜は、〔Ｂ濃度〕：〔Ｐ濃
度〕＝１２：１になる。前記条件で形成したａ−Ｓｉ膜
にレーザを照射することにより、低エネルギーでグレイ
ンサイズの大きなpoly−Ｓｉを得ることができる。又、
低エネルギーで結晶化できるため、下地膜に熱ダメージ
を与えずにpoly−Ｓｉ化することができる。Ｂ及びＰを
ドーピングしたａ−Ｓｉ膜１４を形成した後、回路内蔵
部のみ局所的にエキシマレーザを１７０ｍＪ／cm2 のエ
ネルギーで照射する（図７）。その後、プラズマＣＶＤ
法によりａ−Ｓｉ１６を１６０ｎｍ、ｎ型Ｓｉ１７を４
０ｎｍ連続形成し、ＴＦＴを形成する部分上のＳｉ膜を
島状加工する（図８）。次に、スパッタ法により画素電
極となるＩＴＯ膜１８を形成した後、パターニングする
（図９）。その後、ソース・ドレイン電極及び信号線と
して、スパッタ法によりＣｒ１９を６０ｎｍ，Ａｌ２０
を４００ｎｍ形成し、パターニングする。前記ソース・
ドレイン電極をマスクにし、ＴＦＴのチャネル上のｎ型
Ｓｉを選択除去する（図１０）。最後に、全面にパッシ
ベーション膜として、プラズマＣＶＤ法でＳｉＮ膜２１
を１μｍ堆積して、目的のアクティブマトリクス基板が
完成する（図１１）。
膜１１を２５０ｎｍ堆積し、ゲート電極及び走査線にパ
ターニングした後、その表面層を陽極化成する（図
６）。プラズマＣＶＤ法で、ＳｉＮ膜１３を２００ｎ
ｍ、Ｂ及びＰをドープしたａ−Ｓｉ膜１４を４０ｎｍ連
続形成する。前記ａ−Ｓｉ膜の形成条件は、基板温度３
００℃，圧力０.６Torr ，パワー４０Ｗ，ガス流量Ｓｉ
Ｈ4：０.１％Ｂ2Ｈ6（Ｈ2 希釈）：０.５％ＰＨ3（Ｈ2
希釈）＝２０：２０：５sccmとする。質量分析の結果、
前記条件で形成したａ−Ｓｉ膜は、〔Ｂ濃度〕：〔Ｐ濃
度〕＝１２：１になる。前記条件で形成したａ−Ｓｉ膜
にレーザを照射することにより、低エネルギーでグレイ
ンサイズの大きなpoly−Ｓｉを得ることができる。又、
低エネルギーで結晶化できるため、下地膜に熱ダメージ
を与えずにpoly−Ｓｉ化することができる。Ｂ及びＰを
ドーピングしたａ−Ｓｉ膜１４を形成した後、回路内蔵
部のみ局所的にエキシマレーザを１７０ｍＪ／cm2 のエ
ネルギーで照射する（図７）。その後、プラズマＣＶＤ
法によりａ−Ｓｉ１６を１６０ｎｍ、ｎ型Ｓｉ１７を４
０ｎｍ連続形成し、ＴＦＴを形成する部分上のＳｉ膜を
島状加工する（図８）。次に、スパッタ法により画素電
極となるＩＴＯ膜１８を形成した後、パターニングする
（図９）。その後、ソース・ドレイン電極及び信号線と
して、スパッタ法によりＣｒ１９を６０ｎｍ，Ａｌ２０
を４００ｎｍ形成し、パターニングする。前記ソース・
ドレイン電極をマスクにし、ＴＦＴのチャネル上のｎ型
Ｓｉを選択除去する（図１０）。最後に、全面にパッシ
ベーション膜として、プラズマＣＶＤ法でＳｉＮ膜２１
を１μｍ堆積して、目的のアクティブマトリクス基板が
完成する（図１１）。
【００２７】エキシマレーザを照射した際、不純物を含
まないａ−Ｓｉと比較して、Ｂ及びＰをドーピングした
ａ−Ｓｉは低エネルギーで結晶化が起こる。従って、本
実施例に示す製造方法により、ゲート絶縁膜のＳｉＮに
熱ダメージを与えることなくpoly−Ｓｉ化でき、高移動
度かつばらつきが小さいＴＦＴを形成できる。従って、
歩留まり良く駆動回路内蔵型ＴＦＴ−ＬＣＤを製造でき
る。本実施例の製造方法で形成したＴＦＴの移動度は、
８０cm2 ／Ｖ・ｓが得られている。
まないａ−Ｓｉと比較して、Ｂ及びＰをドーピングした
ａ−Ｓｉは低エネルギーで結晶化が起こる。従って、本
実施例に示す製造方法により、ゲート絶縁膜のＳｉＮに
熱ダメージを与えることなくpoly−Ｓｉ化でき、高移動
度かつばらつきが小さいＴＦＴを形成できる。従って、
歩留まり良く駆動回路内蔵型ＴＦＴ−ＬＣＤを製造でき
る。本実施例の製造方法で形成したＴＦＴの移動度は、
８０cm2 ／Ｖ・ｓが得られている。
【００２８】又、画素部ＴＦＴを上記回路部ＴＦＴのよ
うなpoly−Ｓｉ ＴＦＴで構成しても同様な効果が得ら
れる。さらに、上記実施例では、ＴＦＴの構造を逆スタ
ガとしたが、その他正スタガ，コープレナー構造でも同
様の効果が得られる。
うなpoly−Ｓｉ ＴＦＴで構成しても同様な効果が得ら
れる。さらに、上記実施例では、ＴＦＴの構造を逆スタ
ガとしたが、その他正スタガ，コープレナー構造でも同
様の効果が得られる。
【００２９】
【発明の効果】本発明により、高性能なＴＦＴを形成す
ることができる。さらには、前記TFTをＬＣＤのスイッ
チング素子に用いることにより、高精細ＬＣＤ，大画面
ＬＣＤ，駆動用回路内蔵ＬＣＤを提供することができ
る。
ることができる。さらには、前記TFTをＬＣＤのスイッ
チング素子に用いることにより、高精細ＬＣＤ，大画面
ＬＣＤ，駆動用回路内蔵ＬＣＤを提供することができ
る。
【図１】駆動用回路内蔵アクティブマトリクス基板の概
略図である。
略図である。
【図２】レーザ照射時の断面構造図である。
【図３】ＴＦＴの完成断面図である。
【図４】移動度のレーザ照射エネルギー依存性を示す図
である。
である。
【図５】アクティブマトリクス基板の構成図である。
【図６】陽極化成後の断面図である。
【図７】レーザ照射時の断面図である。
【図８】Ｓｉエッチング後の断面構造図である。
【図９】ＩＴＯパターニング後の断面図である。
【図１０】ソース・ドレイン形成後の断面図である。
【図１１】パッシベーション膜形成後の断面図である。
１…ガラス基板、２…ゲート電極、３…ＳｉＮ、４…
Ｂ：Ｐドープａ−Ｓｉ、５…Ｂ：Ｐドープpoly−Ｓｉ、
６…ａ−Ｓｉ、７…ｎ型Ｓｉ、８…ソース・ドレイン電
極、９…パッシベーション膜、１０…ガラス基板、１１
…Ａｌ、１２…陽極化成膜、１３…ＳｉＮ、１４…Ｂ：
Ｐドープａ−Ｓｉ、１５…Ｂ：Ｐドープpoly−Ｓｉ、１
６…ａ−Ｓｉ、１７…ｎ型Ｓｉ、１８…ＩＴＯ、１９…
Ｃｒ、２０…Ａｌ、２１…ＳｉＮ、１０１…回路部、１
０２…画素部、１０３…駆動用ＬＳＩ。
Ｂ：Ｐドープａ−Ｓｉ、５…Ｂ：Ｐドープpoly−Ｓｉ、
６…ａ−Ｓｉ、７…ｎ型Ｓｉ、８…ソース・ドレイン電
極、９…パッシベーション膜、１０…ガラス基板、１１
…Ａｌ、１２…陽極化成膜、１３…ＳｉＮ、１４…Ｂ：
Ｐドープａ−Ｓｉ、１５…Ｂ：Ｐドープpoly−Ｓｉ、１
６…ａ−Ｓｉ、１７…ｎ型Ｓｉ、１８…ＩＴＯ、１９…
Ｃｒ、２０…Ａｌ、２１…ＳｉＮ、１０１…回路部、１
０２…画素部、１０３…駆動用ＬＳＩ。
Claims (15)
- 【請求項１】絶縁性基板上にゲート電極，ゲート絶縁
膜，チャネル層，ｎ型不純物層及びソース・ドレイン電
極を構成要素とする複数の薄膜トランジスタをスイッチ
ング素子として具備した液晶表示装置において、前記チ
ャネル層がｐ型及びｎ型の不純物を含む薄膜多結晶シリ
コンで構成され、かつ、前記薄膜多結晶シリコンの導電
型がｐ型であることを特徴とする液晶表示装置。 - 【請求項２】絶縁性基板上にゲート電極，ゲート絶縁
膜，チャネル層，ｐ型不純物層及びソース・ドレイン電
極を構成要素とする複数の薄膜トランジスタをスイッチ
ング素子として具備した液晶表示装置において、前記チ
ャネル層がｐ型及びｎ型の不純物を含む薄膜多結晶シリ
コンで構成され、かつ、前記薄膜多結晶シリコンの導電
型がｎ型であることを特徴とする液晶表示装置。 - 【請求項３】絶縁性基板上に、ゲート電極，ゲート絶縁
膜，チャネル層，ｎ型不純物層、及びソース・ドレイン
電極を構成要素とする複数の第１の薄膜トランジスタ
と、ゲート電極，ゲート絶縁膜，チャネル層，ｐ型不純
物層、及びソース・ドレイン電極を構成要素とする複数
の第２の薄膜トランジスタを、スイッチング素子として
具備した液晶表示装置において、前記第１の薄膜トラン
ジスタのチャネル層がｐ型及びｎ型の不純物を含む薄膜
多結晶シリコンで構成され、かつ、前記第１の薄膜トラ
ンジスタのチャネル層の導電型がｐ型であり、前記第２
の薄膜トランジスタのチャネル層がｐ型及びｎ型の不純
物を含む薄膜多結晶シリコンで構成され、かつ、前記第
２の薄膜トランジスタのチャネル層の導電型がｎ型であ
ることを特徴とする液晶表示装置。 - 【請求項４】請求項１，２又は３において、前記液晶表
示装置が、画像を表示する画素電極を駆動するための複
数の薄膜トランジスタを備えた画素部と、前記画素部を
駆動するための複数の薄膜トランジスタを備えた回路部
により構成されていることを特徴とする液晶表示装置。 - 【請求項５】絶縁性基板上に画像を表示する画素電極を
駆動するための第１の複数の薄膜トランジスタと、前記
第１の複数の薄膜トランジスタを駆動する回路を構成す
るための第２の複数の薄膜トランジスタを具備し、前記
薄膜トランジスタが、ゲート電極，ゲート絶縁膜，チャ
ネル層，不純物シリコン層、及びソース・ドレイン電極
により構成される液晶表示装置において、前記第２の薄
膜トランジスタのチャネル層がｐ型及びｎ型の不純物を
含む薄膜多結晶シリコンにより構成され、かつ、前記第
２の薄膜トランジスタのチャネル層の導電型が、前記第
２の薄膜トランジスタの不純物シリコン層の導電型と逆
導電型であり、前記第１の薄膜トランジスタのチャネル
層はｐ型及びｎ型の不純物を含む薄膜非晶質シリコンに
より構成されることを特徴とする液晶表示装置。 - 【請求項６】絶縁性基板上にゲート電極，ゲート絶縁
膜，チャネル層，不純物シリコン層、及びソース・ドレ
イン電極を構成要素とする複数の薄膜トランジスタをス
イッチング素子として具備した液晶表示装置において、
前記薄膜トランジスタのチャネル層をゲート絶縁膜と接
する側から多結晶シリコンと非晶質シリコンの二層構造
とし、前記多結晶シリコンがｐ型及びｎ型の不純物を含
み、かつ、前記多結晶シリコンの導電型が前記不純物シ
リコン層の導電型と逆導電型であることを特徴とする液
晶表示装置。 - 【請求項７】絶縁性基板上に画像を表示する画素電極を
駆動するための第１の複数の薄膜トランジスタと、前記
第１の複数の薄膜トランジスタを駆動する回路を構成す
るための第２の複数の薄膜トランジスタを具備し、前記
薄膜トランジスタが、ゲート電極，ゲート絶縁膜，チャ
ネル層，不純物シリコン層、及びソース・ドレイン電極
により構成される液晶表示装置において、前記第１及び
第２の薄膜トランジスタのチャネル層をゲート絶縁膜と
接する側から多結晶シリコンと非晶質シリコンの二層構
造とし、前記多結晶シリコンがｐ型及びｎ型の不純物を
含み、かつ、前記多結晶シリコンの導電型が前記第１及
び第２の薄膜トランジスタの不純物シリコン層の導電型
と逆導電型であることを特徴とする液晶表示装置。 - 【請求項８】絶縁性基板上に画像を表示する画素電極を
駆動するための第１の複数の薄膜トランジスタと、前記
第１の複数の薄膜トランジスタを駆動する回路を構成す
るための第２の複数の薄膜トランジスタを具備し、前記
薄膜トランジスタが、ゲート電極，ゲート絶縁膜，チャ
ネル層，不純物シリコン層、及びソース・ドレイン電極
により構成される液晶表示装置において、前記第２の薄
膜トランジスタのチャネル層をゲート絶縁膜と接する側
から多結晶シリコンと非晶質シリコンの二層構造とし、
前記多結晶シリコンがｐ型及びｎ型の不純物を含み、か
つ、前記多結晶シリコンの導電型が前記第２の薄膜トラ
ンジスタの不純物シリコン層の導電型と逆導電型である
ことを特徴とする液晶表示装置。 - 【請求項９】請求項１，２，３，４，５，６，７又は８
において、前記多結晶シリコンがｎ型の際には〔ｎ型不
純物濃度〕／〔ｐ型不純物濃度〕≧１０、前記多結晶シ
リコンがｐ型の際には〔ｐ型不純物濃度〕／〔ｎ型不純
物濃度〕≧１０とすることを特徴とする液晶表示装置。 - 【請求項１０】請求項１，２，３，４，５，６，７，８
又は９において、前記ｐ型不純物がボロンであり、前記
ｎ型不純物がリンであることを特徴とする液晶表示装
置。 - 【請求項１１】請求項１，２，３，４，５，６，７，
８，９又は１０において、前記多結晶シリコンは、レー
ザを照射して形成したことを特徴とする液晶表示装置の
製造方法。 - 【請求項１２】請求項１１において、前記ｐ型及びｎ型
不純物の導入をレーザ照射前とすることを特徴とする液
晶表示装置の製造方法。 - 【請求項１３】請求項１２において、前記多結晶シリコ
ンを、プラズマＣＶＤ法により、ＳｉＨ４及びＢ２Ｈ6
及びＰＨ3 の混合ガス、或いは、前記混合ガス中にＨ2
或いはＨｅなどの不活性ガスを添加した混合ガスを原料
として非晶質シリコンを形成した後、レーザを照射して
形成することを特徴とする液晶表示装置の製造方法。 - 【請求項１４】請求項１２において、ゲート絶縁膜を形
成した後、ＰＨ3 を原料ガスとしてプラズマ処理し、そ
の後、プラズマＣＶＤ法により、ＳｉＨ4 及びＢ2Ｈ6の
混合ガス、或いは、前記混合ガス中にＨ2 或いはＨｅな
どの不活性ガスを添加した混合ガスを原料として非晶質
シリコンを形成した後、レーザを照射して形成すること
を特徴とする液晶表示装置の製造方法。 - 【請求項１５】請求項１１，１２，１３又は１４におい
て、前記多結晶シリコンを形成する手段にエキシマレー
ザを用いることを特徴とする液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19372092A JPH0645607A (ja) | 1992-07-21 | 1992-07-21 | 液晶表示装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19372092A JPH0645607A (ja) | 1992-07-21 | 1992-07-21 | 液晶表示装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645607A true JPH0645607A (ja) | 1994-02-18 |
Family
ID=16312677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19372092A Pending JPH0645607A (ja) | 1992-07-21 | 1992-07-21 | 液晶表示装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645607A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6200837B1 (en) | 1998-06-30 | 2001-03-13 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing thin film transistor |
| JP2009283928A (ja) * | 2008-04-21 | 2009-12-03 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及びその作製方法 |
| WO2011145286A1 (ja) * | 2010-05-20 | 2011-11-24 | パナソニック株式会社 | 表示用薄膜半導体装置の製造方法 |
| WO2012153364A1 (ja) * | 2011-05-10 | 2012-11-15 | パナソニック株式会社 | 表示用薄膜半導体装置及び表示用薄膜半導体装置の製造方法 |
-
1992
- 1992-07-21 JP JP19372092A patent/JPH0645607A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6200837B1 (en) | 1998-06-30 | 2001-03-13 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing thin film transistor |
| JP2009283928A (ja) * | 2008-04-21 | 2009-12-03 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及びその作製方法 |
| WO2011145286A1 (ja) * | 2010-05-20 | 2011-11-24 | パナソニック株式会社 | 表示用薄膜半導体装置の製造方法 |
| WO2011145149A1 (ja) * | 2010-05-20 | 2011-11-24 | パナソニック株式会社 | 表示用薄膜半導体装置の製造方法 |
| US8623715B2 (en) | 2010-05-20 | 2014-01-07 | Panasonic Corporation | Method for fabricating thin-film semiconductor device for display |
| WO2012153364A1 (ja) * | 2011-05-10 | 2012-11-15 | パナソニック株式会社 | 表示用薄膜半導体装置及び表示用薄膜半導体装置の製造方法 |
| US8835235B2 (en) | 2011-05-10 | 2014-09-16 | Panasonic Corporation | Thin-film semiconductor device and method for fabricating thin-film semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3173854B2 (ja) | 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置 | |
| US6452213B1 (en) | Semiconductor device having first, second and third non-crystalline films sequentially formed on insulating base with second film having thermal conductivity not lower than that of first film and not higher than that of third film, and method of manufacturing the same | |
| JPH05190568A (ja) | 絶縁ゲート薄膜トランジスタの製造方法 | |
| CN100356509C (zh) | 多晶硅膜的形成方法 | |
| US5767529A (en) | Thin-film transistor having a plurality of island-like regions | |
| JP3224215B2 (ja) | 薄膜状絶縁ゲイト型半導体装置の作製方法 | |
| JPH09266316A (ja) | 半導体素子 | |
| JPH0659278A (ja) | 液晶表示装置及びその製造方法 | |
| US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
| US7166501B2 (en) | Method for fabricating polycrystalline silicon liquid crystal display device | |
| JPH0645607A (ja) | 液晶表示装置及びその製造方法 | |
| JP4035019B2 (ja) | 半導体装置の製造方法 | |
| JP3244518B2 (ja) | アクティブマトリクス基板の製造方法 | |
| KR20050070240A (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 | |
| JP2540688B2 (ja) | 半導体装置とその作製方法 | |
| US7271410B2 (en) | Active matrix circuit | |
| JP3845566B2 (ja) | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス | |
| JPH0697193A (ja) | 半導体装置とその製造方法 | |
| JP3813639B2 (ja) | 半導体装置、液晶電気光学装置、および半導体装置の作製方法 | |
| JP3845569B2 (ja) | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス | |
| JP3108998B2 (ja) | アクティブマトリクス基板及びアクティブマトリクス基板の製造方法 | |
| JPH08339972A (ja) | 薄膜トランジスタの製造方法およびそれを用いた液晶表示装置 | |
| JP3084252B2 (ja) | 逆スタガ型絶縁ゲイト型半導体装置の作製方法 | |
| JP3225231B2 (ja) | 半導体集積回路の作製方法 | |
| JPH10275916A (ja) | 半導体装置の製造方法 |