JPH01194367A

JPH01194367A - 変調ドープヘテロ接合型電界効果トランジスタ

Info

Publication number: JPH01194367A
Application number: JP1828188A
Authority: JP
Inventors: Tatsuya Yamashita; 山下　達哉; Masahiro Shioda; 昌弘塩田; Nobuyuki Matsumoto; 信之松本; Eiji Suematsu; 英治末松; Koji Tomita; 孝司富田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1988-01-28
Filing date: 1988-01-28
Publication date: 1989-08-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は変調ドープヘテロ接合型電界効果トランジスタ
の構造の改良に関する。

（従来の技術〉ＧａＡｓ／ＡｌＧａＡｓ系を中心とする変調ドープヘテ
ロ接合型電界効果トランジスタ（以下では必要に応じて
ｒＭＯＤＦＥＴＪと略称する）は優れた高速性と低雑音
性とを有しており、超低雑音高周波用素子として一部で
は実用化されている。また、ＭＯＤＦＥＴを用いた集積
回路等の研究開発は盛んに行われており、ＭＯＤＦＥＴ
の性能向上が期待されている。

変調ドープヘテロ接合は、ノンドープの高純度ＧａＡｓ
層の上に、ドナー不純物がドープされたＡＩＧａＡｓＪ
ｌがエピタキシャル成長された構成とされているのが代
表的である。このような構成では、ＡｌＧａＡｓ層中の
ドナーから供給された自由電子は、該ＡｌＧａＡｓ層の
電子親和力よりも大きい電子親和力を有するノンドープ
のＧａＡｓ１に移動する。そのため、ＡｌＧａＡｓ層と
ＧａＡｓ層とによって形成されるヘテロ接合面のＧａＡ
ｓ層側に２次元電子の蓄積層が形成されている。この２
次元電子蓄積層はノンドープ層内に形成されているので
、その中を走行する電子はドナー不純物による散乱を受
けることがなく、高い易動度を有している。ドープされ
たＡ　ｌＧａＡｓ層とノンドープのＧａＡｓ層との間に
薄いノンドープのＡｌＧａＡｓ層を設けることによって
、より高い易動度を得るようにする場合もある。

尚、上述のような変調ドープヘテロ接合構造に於いては
、ドナー不純物がドープされたＡ　ｌＧａＡｓ層は電子
供給層と、ノンドープのＧａＡｓ層は電子走行層と呼称
されている。

ＭＯＤＦＥＴは、上述の２次元電子蓄積層をＦＥＴのチ
ャネルとして用いるものである０通常は、ＡｌＧａＡｓ
電子供給層の上にショットキー接合されたゲート電極に
印加される電圧により、ゲート電極下方の２次元電子の
蓄積状態を変調し、ソース電極とドレイン電極との間に
流れる電流が制御される。

ソース電極及びドレイン電極が２次元電子蓄積層とオー
ミックに結合しているならば、ＭＯＤＦＥＴは本質的に
は動作することができる。しかし、−数的には、予めＡ
ｌＧａＡｓ電子供給層の上にエピタキシャル成長させち
れ、ドナー不純物がドープされたＧａＡｓ１ｉｌの上に
、ソース電極及びドレイン電極を形成して性能をより向
上させることが行われている。

その理由は、ソース電極及びドレイン電極が合金化して
オーミック接合が得られる際に、接合を形成する半導体
としてはＡｌＧａＡｓよりもＧａＡｓの方が安定した低
い接触抵抗のオーミック接合が得られることに加えて、
ＡｌＧａＡｓよりもＧａＡｓの方が電気伝導度が高いの
で、ソース電極とドレイン電極下方の２次元電子層との
間に並列伝導がもたらされ、その結果、ソース抵抗を低
く抑えることができることによりＭＯＤＦＥＴの性能が
向上するからである。

第３図に従来のＭＯＤＦＥＴの断面図を示す。このＭＯ
ＤＦＥＴでは、基板２１の上に電子走行層２２、電子供
給層２３、及びオーミック接触抵抗低減層２５が順にエ
ピタキシャル成長されている。オーミック接触抵抗低減
層２５の上にソース電極２６及びドレイン電極２７が配
設されている。接触抵抗低減層２５から電子供給層２３
に達する深さのエツチングが施されてリセス部２９が形
成されており、その底面３０上にゲート電極２８が配設
されている。

第３図には、このＭＯＤＦＥＴの各部分に生ずる分布定
数的な電気抵抗による抵抗網が模式的に示されている。

第３図に示され、た抵抗網のゲート電ｉ２８とソース電
極２６との間の部分は、ゲート電極２８下方の２次元電
子蓄積層の抵抗Ｒ１、上述のエツチングにより電子供給
層２３が露出しなリセス部底面３０下方の２次元電子蓄
積層の抵抗Ｒ２、電子供給層２３の表面が接触抵抗低減
層２５で覆われた部分の下方の２次元電子蓄積層の抵抗
Ｒ７、オーミック接触抵抗低減層２５の抵抗Ｒ４、及び
オーミック接触抵抗低減層２５とソース電極２６との間
のオーミック接合によって生ずる抵抗Ｒ６により構成さ
れている。また、第３図中に示す距１１ｉ１Ｌは、ゲー
ト電極２８のソース側端部とリセス部底面３０のソース
側端部との間の距離を示している。

（発明が解決しようとする課題）このように、従来の間０ＤＦＥＴでは、電子供給層２３
が外部に露出することにより表面空乏層が生じ、そのた
めに電子密度が低下した２次元電子蓄積層によって抵抗
Ｒ２が存在する。それ故、ソース抵抗を有効に低減する
ことができない。

距離りを小さくした（換言すれば、リセス部２９の側壁
をゲート電極２８のソース側端部に近付けて電子供給層
２３の外部への露出の度合を小さくした）構成とするこ
とによって抵抗Ｒ２を小さくすることは可能である。し
かし、このような構成の場合には５ゲ一ト空乏層が、高
密度にドナー不純物をドープしたオーミック接触抵抗低
減層２５に回り込むようになる。そのため、ゲート−ソ
ース間に寄生容量が現れ、高速性能が低下してしまう。

本発明はこのような実状に鑑みて成されたものであり、
その目的とするところは、ソース抵抗を有効に低減する
ことが可能であり、且つ、グー１−−ソース間の寄生容
量が小さい変調ドープヘテロ接合型電界効果トランジス
タを提供することにある。

（課題を解決するための手段）本発明の変調ドープヘテロ接合型電界効果トランジスタ
は、少なくとも、ノンドープの電子走行層と、該電子走
行層の上方に形成されドナー不純物がドープされた電子
供給層と、該電子供給層の上方に形成されたオーミック
接触抵抗低減層と、該電子供給層と該オフミック接触抵
抗低減層との間に形成されドナー不純物がドープされた
第４の半導体層とを有し、基板上に設けられた多層構造
、該オーミック接触抵抗低減層から該電子供給層に達す
るリセス部、該リセス部の両側の該オーミック接触抵抗
低減層の上にそれぞれ形成されたソース電極及びドレイ
ン電極、並びに該リセス部の底面上に形成されたゲート
電極を備え、該第４の半導体層のドナー不純物の密度が
該オーミック接触抵抗低減層のドナー不純物の密度より
小さく、そのことにより上記目的が達成される。

また、本発明の好ましい実施態様では、ゲート電極のソ
ース１ｃ極側端部がリセス部の側壁に接するようにされ
る。

（実施例）以下に本発明の実施例について説明する。

第１図に本発明の１実施例の断面構成を示す０本実施例
では、半絶縁性のＧａＡｓ基板１の上に、ノンドープの
高純度ＧａＡｓで構成された電子走行層２（厚さ、１、
ｃｚｍ）、ドナー不純物としてＳｉが１．５Ｘ１０”ｃ
ｏ＋−’の密度でドープされた混晶比２７％のＡｌＧａ
Ａｓにより構成された電子供給層３（厚さ、４００人）
、及び、Ｓｉが２ｘ１０’　８ｃｍ−３の密度でドープ
されたＧａＡｓにより構成されたオーミック接触抵抗低
減層５（厚さ、３５００人）が形成されている。電子供
給層３とオーミック接触抵抗低減層５との間には、Ｓｉ
が２Ｘ１０１７ｃｍ−３の密度でドープされたＧａＡｓ
により構成された半導体層４（厚さ、５００人）が形成
されている。オーミック接触抵抗低減層５の上には、ソ
ース電［６及びドレイン電極７が設けられている。これ
らの電極６．７は、接触抵抗低減層５の表面にＡｕ−Ｇ
ｅ／Ｎｉ／＾Ｕの３層金属を蒸着し、４００℃で熱処理
して合金化することによって得られる。

このような構成の中央部には、オーミック接触抵抗低減
層５及び半導体層４を貫通し、電子供給層３に達する断
面逆台形状のリセス部９が設けられている。リセス部９
は、それらの層をリン酸系エッチャントを用いてのエツ
チングにより形成される。

リセス部９の深さは電子供給層３の残りの厚さが３００
人となるようにされている。リセス部９の底面１０には
、アルミニウムで構成されたゲート電極８がショットキ
ー接合されている。ゲート長は０，５μｍ、ゲート幅は
２６０μｍである。

本実施例では、第１図に示すように、リセス部９の底面
１０とゲート電極８の底部とが一致するように、即ち、
リセス部９の側壁下端部がゲート電極８のショットキー
接合部分と接するような構造とされている。

このＭＯＤＦＥＴの効果を検証するため、半導体層４が
形成されていないことを除いては本実施例ＭＯＤＦＥＴ
と同じ構成の、第２図に示すようなＭＯＤＦＥＴを作製
した。このＭＯＤＦＥＴと本実施例のＭＯＤＦＥＴとに
対して、高周波に於ける雑音指数（ＮＦ’）と有能電力
利得（ＡＰＧ）の測定を行って両者の性能の比較を行っ
た。測定結果は、周波数１２ＧＨｚに於いて、本実施例
のＭＯＤＦＥＴではＮＦが１．０ｄＢであり、ＡＰＧが
１２ｄＢであったのに対して、第２図のＭＯＤＦＥＴの
場合にはＮＦが１．２ｄＢであり、ＡＰＧが１１ｄＢで
あった。この測定結果より、本実施例のＭＯＤＦＥＴの
方がより高性能であることが判った。

また、本実施例のＭＯＤＦＥＴが第２図のＭＯＤＦＥＴ
に比べて高性能であることの理由を解析するために、Ｓ
パラメータの周波数依存性を測定し、フィッティングを
行って、両ＭＯＤＦＥＴのパラメータを抽出した。

その結果によれば、本実施例のＭＯＤＦＥＴのゲート−
ソース間容量が第２図のＭＯＤＦＥＴのそれより約１側
車さいことが判明した。

これは以下の理由によるものと考えられる。第２図のＭ
ＯＤＦＥＴでは、ゲート空乏層が、高密度でドープされ
たＧａＡｓにより構成されたオーミック接触抵抗低減層
５に迄回り込んで形成されているので、ゲート−ソース
間容量の増大を招来することになる。

これに対して、本実施例ＭＯＤＦＥＴでは、オーミック
接触抵抗低減層５と電子供給層３との間に半導体層４が
存在しているので、ゲート空乏層がオーミック接触抵抗
低減層５迄回り込むことがない。それ故、ゲート−ソー
ス間容量が小さくなる。

しかも、本実施例のＭＯＤＦＥＴに於いては、ゲート電
極８のソース電極６側端部がリセス部９の側壁下端部に
接する構成とされているので、表面空乏層により空乏化
された２次元電子蓄積層がゲート電極８とソース電極６
との間、には存在しない。従って、本実施例のＭＯＤＦ
ＥＴでは、ゲート−ソース間容量が小さいのにも拘らず
、充分低いソース抵抗が得られる。

第２図に示したような構成のＭＯＤＦＥＴの場合には、
ゲート電極８のソース側端部をリセス部９の側壁から離
すことにより、ゲート−ソース間容量を小さくすること
は可能である。しかし、このようにすることによって、
ソース抵抗が増大するようになることは前述の通りであ
る。

半導体層４の不純物の密度は、オーミック接触抵抗低減
層５のドナー不純物の密度より小さくすることが肝要で
あるが、充分な特性の向上を得るためには、前者を後者
の約２分の１以下とするのが好ましい。

（発明の効果）本発明の変調ドープヘテロ接合型電界効果トランジスタ
はこのように、ソース抵抗が低く、且つゲート−ソース
間容量が小さいので、優れた特性を有するものである。

、・　　　ｆ；日第１図は本発明の１実施例の断面図、第２図は比較例の
断面図、第３図は従来例の断面図である。

２・・・電子走行層、３・・・電子供給層、４・・・半
導体層、５・・・オーミック接触抵抗低減層、６・・・
ソース電極、７・・・ドレイン電極、８・・・ゲート電
極。

以上

Claims

【特許請求の範囲】１、少なくとも、ノンドープの電子走行層と、該電子走
行層の上方に形成されドナー不純物がドープされた電子
供給層と、該電子供給層の上方に形成されたオーミック
接触抵抗低減層と、該電子供給層と該オーミック接触抵
抗低減層との間に形成されドナー不純物がドープされた
第４の半導体層とを有し、基板上に設けられた多層構造
、該オーミック接触抵抗低減層から該電子供給層に達する
リセス部、該リセス部の両側の該オーミック接触抵抗低減層の上に
それぞれ形成されたソース電極及びドレイン電極、並び
に該リセス部の底面上に形成されたゲート電極を備え、該
第４の半導体層のドナー不純物の密度が該オーミック接
触抵抗低減層のドナー不純物の密度より小さい変調ドー
プヘテロ接合型電界効果トランジスタ。