JPH01194548A - 調歩同期式データ伝送の速度設定方式 - Google Patents
調歩同期式データ伝送の速度設定方式Info
- Publication number
- JPH01194548A JPH01194548A JP63018192A JP1819288A JPH01194548A JP H01194548 A JPH01194548 A JP H01194548A JP 63018192 A JP63018192 A JP 63018192A JP 1819288 A JP1819288 A JP 1819288A JP H01194548 A JPH01194548 A JP H01194548A
- Authority
- JP
- Japan
- Prior art keywords
- data
- speed
- setting
- bit width
- speed setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
受は取った調歩データを解析して伝送速度を設定するよ
うにしだ調歩同期式データ伝送の速度設定方式に関し、 速度設定の手間を低減することを目的とし、調歩データ
の送出を行なうデータ送出手段と、データ送出手段から
送出された調歩データの中のスタートビットを含む所定
ビットのビット幅を測定するビット幅測定手段と、ビッ
ト幅測定手段による測定結果に応じてデータ伝送速度の
設定を行なう速度設定手段とを備えるように構成する。
うにしだ調歩同期式データ伝送の速度設定方式に関し、 速度設定の手間を低減することを目的とし、調歩データ
の送出を行なうデータ送出手段と、データ送出手段から
送出された調歩データの中のスタートビットを含む所定
ビットのビット幅を測定するビット幅測定手段と、ビッ
ト幅測定手段による測定結果に応じてデータ伝送速度の
設定を行なう速度設定手段とを備えるように構成する。
〔産業上の利用分野〕−
本発明は、調歩同期式データ伝送の速度設定方式に関し
、特に、受は取った調歩データを解析して伝送速度を設
定するようにした調歩同期式データ伝送の速度設定方式
に関するものである。
、特に、受は取った調歩データを解析して伝送速度を設
定するようにした調歩同期式データ伝送の速度設定方式
に関するものである。
［従来の技術〕
一般に、回線を介したデータ通信は変復調装置（モデム
）を介して行なわれる。このモデムにおいては、変調方
式等の違いにより数種類の通信速度のものがある。
）を介して行なわれる。このモデムにおいては、変調方
式等の違いにより数種類の通信速度のものがある。
例えば、ＣＣＩＴＴ勧告■、２１では３００ｂｐＳ以下
、■、２２では１２００ｂｐｓ 、Ｖ、２２ｂｉＳでは
２４００ｂｐｓ 、Ｖ、３２では９６００ｂｐｓとなっ
ている。
、■、２２では１２００ｂｐｓ 、Ｖ、２２ｂｉＳでは
２４００ｂｐｓ 、Ｖ、３２では９６００ｂｐｓとなっ
ている。
ところで、最近のモデムは、いくつかの変調方式（通信
速度）を選択して使用できるものが主流になっており、
オペレータ（ユーザ）は所望の通信速度を選択して使用
する必要がある。
速度）を選択して使用できるものが主流になっており、
オペレータ（ユーザ）は所望の通信速度を選択して使用
する必要がある。
例えば、通常は２４００ｂｐｓの速度で通信を行ない、
回線の状態が悪化したときに、１２００ｂｐＳの速度に
変更して通信を行なうような場合が考えられる。
回線の状態が悪化したときに、１２００ｂｐＳの速度に
変更して通信を行なうような場合が考えられる。
ところで、上述した従来方式にあっては、通信速度の変
更を行なう場合、関連する通信機器のそれぞれの速度設
定をオペレータが変更する必要があり、手間がかかると
いう問題点があった。
更を行なう場合、関連する通信機器のそれぞれの速度設
定をオペレータが変更する必要があり、手間がかかると
いう問題点があった。
例えば、回線にモデムが接続され、更にモデムにデータ
端末装置（以後ＤＴＥと称する）等の通信機器が接続さ
れている場合、オペレータはＤＴＥのデータ通信速度を
変更すると共に、変復調やＤＴＥからの命令認識を行な
うためにモデムの通信速度を変更する必要がある。
端末装置（以後ＤＴＥと称する）等の通信機器が接続さ
れている場合、オペレータはＤＴＥのデータ通信速度を
変更すると共に、変復調やＤＴＥからの命令認識を行な
うためにモデムの通信速度を変更する必要がある。
本発明は、このような点にかんがみて創作されたもので
あり、速度設定の手間を低減することができる調歩同期
式データ伝送の速度設定方式を提供することを目的とし
ている。
あり、速度設定の手間を低減することができる調歩同期
式データ伝送の速度設定方式を提供することを目的とし
ている。
第１図は、本発明の調歩同期式データ伝送の速度設定方
式の原理ブロック図である。
式の原理ブロック図である。
図において、データ送出手段１１１は、調歩データの送
出を行なう。
出を行なう。
ビット幅測定手段１２１は、データ送出手段１１１から
送出された調歩データの中のスタートビットを含む所定
ビットのビット幅を測定する。
送出された調歩データの中のスタートビットを含む所定
ビットのビット幅を測定する。
速度設定手段１３１は、ビット幅測定手段１２
′ｌによる測定結果に応じてデータ伝送速度の設定を行
なう。
′ｌによる測定結果に応じてデータ伝送速度の設定を行
なう。
従って、全体として、調歩データの所定ビット幅を測定
して、データ伝送速度の設定を行なうように構成されて
いる。
して、データ伝送速度の設定を行なうように構成されて
いる。
データ送出手段１１１は調歩データの送出を行ない、ビ
ット幅測定手段１２１はその調歩データの中のスタート
ビットを含む所定ビットのビット幅を測定する。速度設
定手段１３１は、ビット幅測定手段１２１の測定結果に
応じてデータ伝送速度の設定を行なう。
ット幅測定手段１２１はその調歩データの中のスタート
ビットを含む所定ビットのビット幅を測定する。速度設
定手段１３１は、ビット幅測定手段１２１の測定結果に
応じてデータ伝送速度の設定を行なう。
本発明にあっては、データ送出手段１１１から送出され
た調歩データの所定ビット幅を測定して、データ伝送速
度の設定を行なうことにより、速度設定の手間を低減す
ることができる。
た調歩データの所定ビット幅を測定して、データ伝送速
度の設定を行なうことにより、速度設定の手間を低減す
ることができる。
［実施例］
以下、図面に基づいて本発明の実施例について詳細に説
明する。
明する。
第２図は、本発明の調歩同期式データ伝送の速度設定方
式を適用した一実施例の構成を示す。
式を適用した一実施例の構成を示す。
１、実施例と第１図との対応関係
ここで、本発明の実施例と第１図との対応関係を示して
おく。
おく。
データ送出手段１１１は、ＤＴＥ２１１に相当する。
ビット幅測定手段１２１は、Ｄ型フリップフロップ（Ｄ
−ＦＦ） ２２１．オアゲート２２３．カウンタ２２５
．クロック発生部２４１に相当する。
−ＦＦ） ２２１．オアゲート２２３．カウンタ２２５
．クロック発生部２４１に相当する。
速度設定手段１３１は、ＲＯＭ２３１．カウンタ２３３
９通信用ＬＳＩ２３５．マイクロプロセッサ（ＭＰＵ）
２３７に相当する。
９通信用ＬＳＩ２３５．マイクロプロセッサ（ＭＰＵ）
２３７に相当する。
以上のような対応関係があるものとして、以下本発明の
実施例について説明する。
実施例について説明する。
■、実施例の構成
第２図において、ＤＴＥ２１１は、ＤＴＥ２１１からの
送信データを変調して回線側に送出すると共に回線側か
ら受は取った信号を復調してＤＴＥ２１１に供給するモ
デム２２０と接続されている。
送信データを変調して回線側に送出すると共に回線側か
ら受は取った信号を復調してＤＴＥ２１１に供給するモ
デム２２０と接続されている。
モデム２２０は、モデム２２０の全体の制御を行なうＭ
ＰＵ２３７と、通信データの変調あるいは復調を行なう
変復調部２５１と、変復調部２５１を介したデータ通信
の制御を行なう通信用ＬＳＩ２３５と、ＤＴＥ２１１か
ら入力されたデータを遅延するための遅延回路２３９と
、基準となるクロック信号を発生するクロック発生部２
４１と、２つのカウンタ２２５，２３３と、通信速度設
定に関するデータを格納するＲＯＭ２３１と、Ｄ−ＦＦ
２２１と、オアゲート２２３とを備えている。
ＰＵ２３７と、通信データの変調あるいは復調を行なう
変復調部２５１と、変復調部２５１を介したデータ通信
の制御を行なう通信用ＬＳＩ２３５と、ＤＴＥ２１１か
ら入力されたデータを遅延するための遅延回路２３９と
、基準となるクロック信号を発生するクロック発生部２
４１と、２つのカウンタ２２５，２３３と、通信速度設
定に関するデータを格納するＲＯＭ２３１と、Ｄ−ＦＦ
２２１と、オアゲート２２３とを備えている。
ＤＴＥ２１１からモデム２２０に供給されるデータは、
変復調部２５１．遅延回路２３９．Ｄ−ＦＦ２２１のク
ロック端子ＣＫ及びオアゲート２２３の一方の入力端子
に共に入力される。ＤＴＥ２１１から遅延回路２３９に
入力されたデータは、遅延回路２３９で所定時間遅延し
た後通信用ＬＳＩ２３５に入力される。Ｄ−ＦＦ２２１
の入力端子りには固定データ゛１”′が入力される。
変復調部２５１．遅延回路２３９．Ｄ−ＦＦ２２１のク
ロック端子ＣＫ及びオアゲート２２３の一方の入力端子
に共に入力される。ＤＴＥ２１１から遅延回路２３９に
入力されたデータは、遅延回路２３９で所定時間遅延し
た後通信用ＬＳＩ２３５に入力される。Ｄ−ＦＦ２２１
の入力端子りには固定データ゛１”′が入力される。
Ｄ−ＦＦ２２１の出力端子Ｑはオアゲート２２３の他方
の入力端子と接続されており、オアゲート２２３の出力
端子はカウンタ２２５のイネーブル端子ＥＮと接続され
ている。尚、カウンタ２２５のイネーブル端子ＥＮへの
データの供給は負論理で行なわれる。
の入力端子と接続されており、オアゲート２２３の出力
端子はカウンタ２２５のイネーブル端子ＥＮと接続され
ている。尚、カウンタ２２５のイネーブル端子ＥＮへの
データの供給は負論理で行なわれる。
クロック発生部２４１で作成されるクロック信号は、カ
ウンタ２２５及びカウンタ２３３のクロック端子ＣＫに
入力される。
ウンタ２２５及びカウンタ２３３のクロック端子ＣＫに
入力される。
カウンタ２２５のバイナリ−出力端子は、ＲＯＭ２３１
のアドレス入力端子及びＭＰＵ２３７の入力端子と接続
されている。ＲＯＭ２３１のデータ出力端子はカウンタ
２３３のプリセット入力端子と接続されている。また、
カウンタ２３３のキャリーアウト端子ＣＯは、カウンタ
２３３自身のロード端子り及び通信用ＬＳＩ２３５のク
ロック端子ＣＫと接続されている。
のアドレス入力端子及びＭＰＵ２３７の入力端子と接続
されている。ＲＯＭ２３１のデータ出力端子はカウンタ
２３３のプリセット入力端子と接続されている。また、
カウンタ２３３のキャリーアウト端子ＣＯは、カウンタ
２３３自身のロード端子り及び通信用ＬＳＩ２３５のク
ロック端子ＣＫと接続されている。
通信用ＬＳＩ２３５とＭＰＵ２３７はバス接続されてお
り、上述のカウンタ２２５のバイナリ−出力端子から出
力されるデータはこのバスに供給される。
り、上述のカウンタ２２５のバイナリ−出力端子から出
力されるデータはこのバスに供給される。
ＭＰＵ２３７と変復調部２５１は接続されており、ＭＰ
Ｕ２３７による変復調速度変更指示はこの接続線を介し
て変復調部２５１に供給される。
Ｕ２３７による変復調速度変更指示はこの接続線を介し
て変復調部２５１に供給される。
また、ＭＰＵ２３７の出力ボートＰＯからは設定開始パ
ルスがＤ−ＦＦ２２１及びカウンタ２２５のクリア端子
ＣＬＲに共通に入力される（共に負論理）。ＭＰＵ２３
７の入力ポートＰＩへはＤ−ＦＦ２２１の反転出力端子
ｄから設定終了信号が供給される。
ルスがＤ−ＦＦ２２１及びカウンタ２２５のクリア端子
ＣＬＲに共通に入力される（共に負論理）。ＭＰＵ２３
７の入力ポートＰＩへはＤ−ＦＦ２２１の反転出力端子
ｄから設定終了信号が供給される。
ｌ−災施燃少勉作
次に、上述した本発明実施例の調歩同期式データ伝送の
速度設定方式の動作を説明する。
速度設定方式の動作を説明する。
（ｉ）速度段 の原理
最初に、ＤＴＥ２１１からモデム２２０に送られてきた
調歩データに基づいて伝送速度を設定するときの原理を
説明する。
調歩データに基づいて伝送速度を設定するときの原理を
説明する。
第３図は゛、速度設定の要領を示す。通常のデータ通信
に先立って、ＤＴＥ２１１からモデム２２０に速度設定
用の調歩データを送る。第３図（イ）は速度設定用の調
歩データを示している。スタートビット“０”、所定ビ
ット数（例えば８ビツト）のデータビット、ストップビ
ット“１゛が順に送られてくる。
に先立って、ＤＴＥ２１１からモデム２２０に速度設定
用の調歩データを送る。第３図（イ）は速度設定用の調
歩データを示している。スタートビット“０”、所定ビ
ット数（例えば８ビツト）のデータビット、ストップビ
ット“１゛が順に送られてくる。
第３図（ロ）に示すように、データビットの最下位ビッ
トＤ０が“１“であるときのスタートビット幅Ｌ０は、
ＤＴＥ２１１からのデータが“１”から“０″に変化し
、次に”ＯＩ＋がら１”に変化するまでの時間となる。
トＤ０が“１“であるときのスタートビット幅Ｌ０は、
ＤＴＥ２１１からのデータが“１”から“０″に変化し
、次に”ＯＩ＋がら１”に変化するまでの時間となる。
従って、ビット幅ｔ０の逆数１／Ｌ０を求めることによ
り、容易にＤＴＥ２１１から送出されるデータの通信速
度が認識できる。
り、容易にＤＴＥ２１１から送出されるデータの通信速
度が認識できる。
また、第３図（ハ）は、データの最下位ビットＤ０が“
°０”、下位から２ビツト目り、がｌ“の場合を示す。
°０”、下位から２ビツト目り、がｌ“の場合を示す。
スタートビットとデータの最下位ビットＤ０とを併せた
２ビツト幅をｔｌとする。
２ビツト幅をｔｌとする。
この２ビツト幅ｔ１を測定して、２／Ｌ、を求めること
により、容易にデータの伝送速度が認識できる。
により、容易にデータの伝送速度が認識できる。
尚、データをＡＳＣＩＩコードで表現するものとすると
、（ロ）においてはデータＡ、Ｃ，Ｅ。
、（ロ）においてはデータＡ、Ｃ，Ｅ。
＃等を用い、（ハ）においてはデータＢ、Ｆ、Ｊ。
＆等を用いればよい。
（ｉｉ）速度設定の詳細動作
次に、第２図に示したモデム２２０における通信速度設
定の詳細動作を説明する。
定の詳細動作を説明する。
第４図は、実施例の動作タイミングを示す。図において
、「データ」は速度設定のためにＤＴＥ２１１から送ら
れてくる調歩データを示しており、例えばＡＳＣＩＩコ
ードで表現したデータＡとする。また、「設定開始パル
ス」はＭＰＵ２３７の出力ボートＰＯから出力されるデ
ータを、「う・ンチ出力Ｑ」はＤ−ＦＦ２２１の出力端
子Ｑから出力されるデータを、「ゲート出力」はオアゲ
ート２２３の出力を、「設定終了信号」はＤ−ＦＦ２２
１の反転出力端子ｄ、から出力されるデータをそれぞれ
示している。
、「データ」は速度設定のためにＤＴＥ２１１から送ら
れてくる調歩データを示しており、例えばＡＳＣＩＩコ
ードで表現したデータＡとする。また、「設定開始パル
ス」はＭＰＵ２３７の出力ボートＰＯから出力されるデ
ータを、「う・ンチ出力Ｑ」はＤ−ＦＦ２２１の出力端
子Ｑから出力されるデータを、「ゲート出力」はオアゲ
ート２２３の出力を、「設定終了信号」はＤ−ＦＦ２２
１の反転出力端子ｄ、から出力されるデータをそれぞれ
示している。
また、第５図は、実施例のＭＰＵ２３’７の動作手順を
示す。
示す。
以下、第２図〜第５図を参照する。
先ず、ＭＰＵ２３７は、設定開始パルスをＤ−ＦＦ２２
１及びカウンタ２２５の各クリア端子ＣＬＨに供給する
（ステップ５１１）。
１及びカウンタ２２５の各クリア端子ＣＬＨに供給する
（ステップ５１１）。
次に、ＭＰＵ２３７は、Ｄ−ＦＦ２２１の反転出力端子
ｄから設定終了信号が送られてくるまで（反転出力端子
ｄからの出力データが１”から０”に変わるまで）、待
ち状態に入る（ステップ５１２）。
ｄから設定終了信号が送られてくるまで（反転出力端子
ｄからの出力データが１”から０”に変わるまで）、待
ち状態に入る（ステップ５１２）。
クリア端子ＣＬＲに設定パルス信号が入力されると、Ｄ
−ＦＦ２２１の出力はリセットされる。
−ＦＦ２２１の出力はリセットされる。
従って、出力端子Ｑからはデータ“°０パが出力され、
そのデータ“０゛はオアゲート２２３の一方の入力端子
に入力される。
そのデータ“０゛はオアゲート２２３の一方の入力端子
に入力される。
また、Ｄ−ＦＦ２２１の入力端子りには固定データ“１
°”が入力され、クロック端子ＣＫにはＤＴＥ２１１か
ら入力される調歩データが入力されるので、調歩データ
のスタートビットの終了に同期して（データ“０”から
“１”への切り替わりに同期して）、出力端子Ｑからデ
ータ“ｌ”が出力される。
°”が入力され、クロック端子ＣＫにはＤＴＥ２１１か
ら入力される調歩データが入力されるので、調歩データ
のスタートビットの終了に同期して（データ“０”から
“１”への切り替わりに同期して）、出力端子Ｑからデ
ータ“ｌ”が出力される。
ＤＴＥ２１１からの調歩データは、オアゲート２２３の
他方の入力端子にも入力されるので、オアゲート２２３
の出力端子からは、調歩データのスタートビットに対応
してデーラダ“０°”が、スタートビット以外に対応し
てデータ“１”が出力される。
他方の入力端子にも入力されるので、オアゲート２２３
の出力端子からは、調歩データのスタートビットに対応
してデーラダ“０°”が、スタートビット以外に対応し
てデータ“１”が出力される。
オアゲート２２３の出力はカウンタ２２５のイネーブル
端子ＥＮに供給されるので、カウンタ２２５は、調歩デ
ータのスタートビットに対応した時間ｔｏ （ｔｏは
スタートビット幅に等しい）の間だけ有効になる。この
とき、カウンタ２２５のクロック端子ＣＫにはクロック
発生部２４１からのクロック信号が供給され、そのクロ
ック信号に同期した計数動作を行なう。
端子ＥＮに供給されるので、カウンタ２２５は、調歩デ
ータのスタートビットに対応した時間ｔｏ （ｔｏは
スタートビット幅に等しい）の間だけ有効になる。この
とき、カウンタ２２５のクロック端子ＣＫにはクロック
発生部２４１からのクロック信号が供給され、そのクロ
ック信号に同期した計数動作を行なう。
また、Ｄ−ＦＦ２２１の反転出力端子ｄからは、スター
トビットの終了に同期して、ＭＰＵ２３７はカウンタ２
２５から出力されるバイナリ−データを取り込む（ステ
ップ５１３）。
トビットの終了に同期して、ＭＰＵ２３７はカウンタ２
２５から出力されるバイナリ−データを取り込む（ステ
ップ５１３）。
クロツタ発生部２４１から出力されるクロック信号の周
期Ｔが調歩データの通信速度より充分速いものとすると
（例えば、６４倍の周波数）、ＭＰＵ２３７はカウンタ
２２５から計数値「６４」に対応したバイナリ−データ
を取り込む。
期Ｔが調歩データの通信速度より充分速いものとすると
（例えば、６４倍の周波数）、ＭＰＵ２３７はカウンタ
２２５から計数値「６４」に対応したバイナリ−データ
を取り込む。
次に、ＭＰＵ２３７は、取り込んだバイナリ−データ「
６４」に基づいて通信速度の算出を行なう（ステップ５
１４）。クロック発生部２４１から出力されるクロック
信号の周期Ｔは予め分かっており、通信速度は１／（６
４Ｔ）で求めることができる。
６４」に基づいて通信速度の算出を行なう（ステップ５
１４）。クロック発生部２４１から出力されるクロック
信号の周期Ｔは予め分かっており、通信速度は１／（６
４Ｔ）で求めることができる。
また、カウンタ２２５から出力されたバイナリ−データ
「６４」は、ＲＯＭ２３１にアドレスデータとして入力
される。ＲＯＭ２３１は該当アドレスに格納しであるデ
ータをカウンタ２３３に供給し、カウンタ２３３は供給
されたデータに応じた時間幅の出力パルスをキャリーア
ウト端子ＣＯから出力する。
「６４」は、ＲＯＭ２３１にアドレスデータとして入力
される。ＲＯＭ２３１は該当アドレスに格納しであるデ
ータをカウンタ２３３に供給し、カウンタ２３３は供給
されたデータに応じた時間幅の出力パルスをキャリーア
ウト端子ＣＯから出力する。
この出力パルスは、通信用ＬＳＩ２３５のクロック端子
ＣＫに供給されると共に、カウンタ２３３自身のロード
端子りに供給される。カウンタ２３３のロード端子りに
出力パルスが入力されると、再びＲＯＭ２３１から出力
されるデータに応じた時間幅の出力パルスの出力を行な
うので、カウンタ２３３はＲＯＭ２３１からのデータに
応じた分周器として働くことになる。
ＣＫに供給されると共に、カウンタ２３３自身のロード
端子りに供給される。カウンタ２３３のロード端子りに
出力パルスが入力されると、再びＲＯＭ２３１から出力
されるデータに応じた時間幅の出力パルスの出力を行な
うので、カウンタ２３３はＲＯＭ２３１からのデータに
応じた分周器として働くことになる。
従って、周波数が１／（６４Ｔ）の出力パルスをカウン
タ２３３から出力するように、ＲＯＭ２３１に格納する
データを設定する。
タ２３３から出力するように、ＲＯＭ２３１に格納する
データを設定する。
次に、通信用ＬＳＩ２３５は、カウンタ２３３から出力
される出力パルスに同期して、遅延回路２３９で遅延し
たデータＡを読み込んでＭＰＵ２３７に出力する。ＭＰ
Ｕ２３７は、通信用ＬＳＩ２３５から人力されたデータ
を読んで（ステップ５１５）、そのデータが予め速度設
定用に決められたデータＡに等しいか否かの判定を行な
う（ステップ５１６）。
される出力パルスに同期して、遅延回路２３９で遅延し
たデータＡを読み込んでＭＰＵ２３７に出力する。ＭＰ
Ｕ２３７は、通信用ＬＳＩ２３５から人力されたデータ
を読んで（ステップ５１５）、そのデータが予め速度設
定用に決められたデータＡに等しいか否かの判定を行な
う（ステップ５１６）。
通信用ＬＳＩ２３５から入力されたデータがデータＡに
等しいときにＭＰＵ２３７は肯定判断を行ない、処理を
終了する。以後、通信用ＬＳＩ２３５はカウンタ２３３
から入力される出力パルスに同期した動作を行なうと共
に、変復調部２５１ではＭＰＵ２３７の制御による変復
調動作を行なう。
等しいときにＭＰＵ２３７は肯定判断を行ない、処理を
終了する。以後、通信用ＬＳＩ２３５はカウンタ２３３
から入力される出力パルスに同期した動作を行なうと共
に、変復調部２５１ではＭＰＵ２３７の制御による変復
調動作を行なう。
ステップ５１６の判定（データは正しいか）で否定判断
したときは、ＭＰＵ２３７は、再度出力ポートＰＯから
設定開始パルスを出力して、ステップ５１１以降の通信
速度設定動作を繰り返す。
したときは、ＭＰＵ２３７は、再度出力ポートＰＯから
設定開始パルスを出力して、ステップ５１１以降の通信
速度設定動作を繰り返す。
■、実施例のまとめ
このように、通信速度設定用の調歩データをＤＴＥ２１
１からモデム２２０に入力する。モデム２２０のカウン
タ２２５では、その調歩データのスタートビットに応じ
た計数値を求める。ＭＰＵ２３７は、カウンタ２２５か
ら出力される計数値に基づいて、ＤＴＥ２１１から入力
された調歩データの速度を求める。また、カウンタ２３
３は、カウンタ２２５から出力される計数値に基づいて
、ＤＴＥ２１１から入力された調歩データの速度に応じ
た出力パルスを通信用ＬＳＩ２３５に出力する。
１からモデム２２０に入力する。モデム２２０のカウン
タ２２５では、その調歩データのスタートビットに応じ
た計数値を求める。ＭＰＵ２３７は、カウンタ２２５か
ら出力される計数値に基づいて、ＤＴＥ２１１から入力
された調歩データの速度を求める。また、カウンタ２３
３は、カウンタ２２５から出力される計数値に基づいて
、ＤＴＥ２１１から入力された調歩データの速度に応じ
た出力パルスを通信用ＬＳＩ２３５に出力する。
次に、通信用ＬＳＩ２３５は、カウンタ２３３の出力パ
ルスに同期して、ＤＴＥ２１１から送られてきた調歩デ
ータを読み込み、ＭＰＵ２３７は、そのデータが予め決
められた通信速度設定用のデータＡに等しいときに、速
度設定処理を終了する。
ルスに同期して、ＤＴＥ２１１から送られてきた調歩デ
ータを読み込み、ＭＰＵ２３７は、そのデータが予め決
められた通信速度設定用のデータＡに等しいときに、速
度設定処理を終了する。
従って、調歩データのスタートビット幅を測定して通信
速度を設定することにより、速度設定の手間の誤操作を
低減することができる。
速度を設定することにより、速度設定の手間の誤操作を
低減することができる。
また、ＤＴＥ２１１からモデム２２０に調歩データを供
給するだけで、モデム２２０における通信速度設定を行
なうことができるので、オペレータ操作による速度設定
に比べて誤操作を防ぐ効果もある。
給するだけで、モデム２２０における通信速度設定を行
なうことができるので、オペレータ操作による速度設定
に比べて誤操作を防ぐ効果もある。
■８発明の変形態様
なお、上述した本発明の実施例にあっては、ＤＴＥ２１
１からモデム２２０に送られてきたデータが、予め決め
られたデータと一致しているかどうかを確認するために
遅延回路２３９を設けたが、確認が不要であれば遅延回
路２３９は不要となる。
１からモデム２２０に送られてきたデータが、予め決め
られたデータと一致しているかどうかを確認するために
遅延回路２３９を設けたが、確認が不要であれば遅延回
路２３９は不要となる。
また、ｒｌ、実施例と第１図との対応関係」において、
本発明と実施例との対応関係を説明しておいたが、これ
に限られることはなく、本発明には各種の変形態様があ
ることは当業者であれば容易に推考できるであろう。
本発明と実施例との対応関係を説明しておいたが、これ
に限られることはなく、本発明には各種の変形態様があ
ることは当業者であれば容易に推考できるであろう。
上述したように、本発明によれば、データ送出手段から
送出された歩調データの所定ビット幅を測定して、デー
タ伝送速度の設定を行なうことにより、速度設定の手間
を低減することができるので、実用的には極めて有用で
ある。
送出された歩調データの所定ビット幅を測定して、デー
タ伝送速度の設定を行なうことにより、速度設定の手間
を低減することができるので、実用的には極めて有用で
ある。
第１図は本発明の調歩同期式データ伝送の速度設定方式
の原理ブロック図、 第２図は本発明の調歩同期式データ伝送の速度設定方式
を適用した一実施例の構成図、 第３図は実施例の通信速度設定の原理説明図、第４図は
実施例の動作タイミング図、 第５図は実施例のＭＰＵの動作説明図である。 図において、 １１１はデータ送出手段、 １２１はビット幅測定手段、 １３１は速度設定手段、 ２１１はＤＴＥ。 ２２０はモデム、 ２２１はＤ−ＦＦ。 ２２３はオアゲート、 ２２５．２３３はカウンタ、 ２３１はＲＯＭ。 ２３５は通信用ＬＳ Ｉ。 ２３７はＭＰＵ。 ２３９は遅延回路、 ２４１はクロック発生部、 ２５１は変復調部である。 本も明η斥埋フ゛口１．り邑 第１図 （ハ） 通電ｔ−崖饅慨ｅＲ１就明口 第３図 ： ： う、、雫ｏ−ヒー：−」−一−− ： ： 第４図
の原理ブロック図、 第２図は本発明の調歩同期式データ伝送の速度設定方式
を適用した一実施例の構成図、 第３図は実施例の通信速度設定の原理説明図、第４図は
実施例の動作タイミング図、 第５図は実施例のＭＰＵの動作説明図である。 図において、 １１１はデータ送出手段、 １２１はビット幅測定手段、 １３１は速度設定手段、 ２１１はＤＴＥ。 ２２０はモデム、 ２２１はＤ−ＦＦ。 ２２３はオアゲート、 ２２５．２３３はカウンタ、 ２３１はＲＯＭ。 ２３５は通信用ＬＳ Ｉ。 ２３７はＭＰＵ。 ２３９は遅延回路、 ２４１はクロック発生部、 ２５１は変復調部である。 本も明η斥埋フ゛口１．り邑 第１図 （ハ） 通電ｔ−崖饅慨ｅＲ１就明口 第３図 ： ： う、、雫ｏ−ヒー：−」−一−− ： ： 第４図
Claims (1)
- （１）調歩データの送出を行なうデータ送出手段（１１
１）と、 前記データ送出手段（１１１）から送出された調歩デー
タの中のスタートビットを含む所定ビットのビット幅を
測定するビット幅測定手段（１２１）と、 前記ビット幅測定手段（１２１）による測定結果に応じ
てデータ伝送速度の設定を行なう速度設定手段（１３１
）と、 を備えるように構成したことを特徴とする調歩同期式デ
ータ伝送の速度設定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63018192A JPH01194548A (ja) | 1988-01-28 | 1988-01-28 | 調歩同期式データ伝送の速度設定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63018192A JPH01194548A (ja) | 1988-01-28 | 1988-01-28 | 調歩同期式データ伝送の速度設定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01194548A true JPH01194548A (ja) | 1989-08-04 |
Family
ID=11964760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63018192A Pending JPH01194548A (ja) | 1988-01-28 | 1988-01-28 | 調歩同期式データ伝送の速度設定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01194548A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003508956A (ja) * | 1999-08-31 | 2003-03-04 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ２つのクロックドメイン間でシリアルデータ転送を開始するためのシステムおよび方法 |
| JP4859272B2 (ja) * | 1997-11-25 | 2012-01-25 | コンティネンタル・テーベス・アクチエンゲゼルシヤフト・ウント・コンパニー・オッフェネ・ハンデルスゲゼルシヤフト | データをコード化して伝送する受信信号をデコードする方法と装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61177845A (ja) * | 1985-02-01 | 1986-08-09 | Matsushita Electric Ind Co Ltd | デ−タ端末装置 |
| JPS6245255A (ja) * | 1985-08-22 | 1987-02-27 | Nec Corp | デ−タ受信方式 |
| JPS6276844A (ja) * | 1985-09-30 | 1987-04-08 | Canon Inc | 伝送制御方式 |
| JPS6281850A (ja) * | 1985-10-04 | 1987-04-15 | Ando Electric Co Ltd | 受信デ−タの最小ビツト検出方法 |
-
1988
- 1988-01-28 JP JP63018192A patent/JPH01194548A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61177845A (ja) * | 1985-02-01 | 1986-08-09 | Matsushita Electric Ind Co Ltd | デ−タ端末装置 |
| JPS6245255A (ja) * | 1985-08-22 | 1987-02-27 | Nec Corp | デ−タ受信方式 |
| JPS6276844A (ja) * | 1985-09-30 | 1987-04-08 | Canon Inc | 伝送制御方式 |
| JPS6281850A (ja) * | 1985-10-04 | 1987-04-15 | Ando Electric Co Ltd | 受信デ−タの最小ビツト検出方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4859272B2 (ja) * | 1997-11-25 | 2012-01-25 | コンティネンタル・テーベス・アクチエンゲゼルシヤフト・ウント・コンパニー・オッフェネ・ハンデルスゲゼルシヤフト | データをコード化して伝送する受信信号をデコードする方法と装置 |
| JP2003508956A (ja) * | 1999-08-31 | 2003-03-04 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ２つのクロックドメイン間でシリアルデータ転送を開始するためのシステムおよび方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3565730B2 (ja) | Ａｔコマンド解析装置 | |
| EP0178622B1 (en) | Timing recovery circuit for manchester coded data | |
| US6078578A (en) | Communication apparatus | |
| JPH01194548A (ja) | 調歩同期式データ伝送の速度設定方式 | |
| JPH0478061B2 (ja) | ||
| US20050034172A1 (en) | System and method for transmitting video signals | |
| US20050046744A1 (en) | Method for transmitting video signals | |
| JPH0771068B2 (ja) | データ通信方式 | |
| JPH07170309A (ja) | モデム | |
| KR100407132B1 (ko) | 중계 시스템의 링크추출클럭 선택장치 | |
| JPS61134145A (ja) | 通信速度設定装置 | |
| JPH06350456A (ja) | データ送受信システム | |
| JPS61214839A (ja) | オンライン回線速度切換装置 | |
| JPH0365845A (ja) | 端末伝送装置 | |
| JPH0220197A (ja) | 数値制御装置とその周辺機器との回線接続方式 | |
| JPH02203622A (ja) | 多元周波数位相同期回路 | |
| JPH11177543A (ja) | シリアル通信装置及びシリアル通信方法 | |
| SU832780A1 (ru) | Устройство дл выделени сигналовАдРЕСНОгО ВызОВА | |
| JPH0771021B2 (ja) | 同期回路 | |
| JPH01260944A (ja) | 通信端末装置 | |
| CN120710633A (zh) | 一种可变波特率的传输方法 | |
| JPS58182349A (ja) | 通信制御装置の送受信速度自動設定器 | |
| JPS61177845A (ja) | デ−タ端末装置 | |
| JPH0720636U (ja) | インタフェイス回路 | |
| JPH05191391A (ja) | 送受信装置 |