JPH01194869A

JPH01194869A - インバータ装置

Info

Publication number: JPH01194869A
Application number: JP63002799A
Authority: JP
Inventors: Hiroyuki Nishino; 博之西野; Masahito Onishi; 雅人大西
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1987-01-14
Filing date: 1988-01-08
Publication date: 1989-08-04
Anticipated expiration: 2013-04-28
Also published as: JP2744002B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、スイッチング素子とＬＣ直列共振回路を用い
たインバータ装置に関するものである。

［従来の技術］第２０図は従来の直列インバータを用いた放電灯点灯装
置の回路図である。直流電源Ｅには、スイッチング素子
Ｑ、、Ｑ、の直列回路が接続□されている。各スイッチ
ング素子Ｑ、、Ｑ２には、夫々ダイオードＤ、、Ｄ２が
逆並列接続されている。スイッチング素子Ｑ、、Ｑ２の
接続点と直流電源Ｅの一端の間には、チョークＬ１と第
１及び第２のコンデンサＣ１，Ｃ２の直列回路が接続さ
れている。第′のコンデンサＣ１は、共振用のコンデン
サであり、その両端には放電灯負荷ＦＬが並列接続され
でいる。第２のコンデンサＣ２は放電灯負荷ＦＩ−に直
流成分が供給されることを防止するための直流成分カッ
ト用のコンデンサである。通常、直流成分カット用のコ
ンデンサＣ２の容量値は、共振用のコンデンサＣ１の容
量値に比べて１分大きく設定される。２つのスイッチン
グ素子Ｑ　＋　、　Ｑ　２は、その駆動回路（図示せず
）によって交互にオンされて、ＬＣ直列共振回路に高周
波電圧を印加する。これによって、■−〇直列共振回路
には共振電流が流れて、共振用のコンデンサＣ０に発生
する共振電圧によって放電灯負荷ＰＬが付勢される。放
電灯負荷ＦＬのフィラメントの非電源側端子間には、予
熱用のコンデンサＣ１が接続されている。

第２１図は上記回路の動作波形図である。第２１図（ａ
）はスイッチング素子Ｑ２の導通制御信号、同図（ｂ）
はスイッチング素子Ｑ１の導通制御信号、同図（Ｃ）は
スイッチング素子Ｑ２の電圧Ｖ及び電流１、同図（ｄ）
はスイッチング素子Ｑ１の電圧Ｖ及び電流■、同図（ｅ
）はコンデンサＣ２の両端電圧、同図（ｆ）はチョーク
Ｌ、に流れる主回路電流の波形を夫々示す。スイッチン
グ素子Ｑ１．Ｑ２の導通制御信号は第２１図（ａ）、（
ｂ）に示すように交互に与えられ、各導通制御信号の間
にデッドタイムＴ　＋　、　Ｔ　２を設けて、スイッチ
ング素子Ｑ　５．　Ｑ　２が同時に導通することを防止
している。スイ・ンチング素子Ｑ１゜Ｑ２に導通制御信
号が与えられると、スイ・ソチング素子Ｑ、、Ｑ２には
第２１図（ｃ）　、　（ｄ）に示すように電流Ｉが流れ
、また導通制御信号のない間は電源電圧Ｅに等しい電圧
■が印加される。なお、第２１図（ｃ）、（ｄ）におけ
る負方向の電流はダイオードＤ　ｌ、　Ｄ　２を介して
流れる電流であり、導通制御信号がなくても流れ得る。

第２１図（ｃ）　、　（ｃｌ）に示したスイッチング素
子電流を加えた電流かチョークＬ１、コンデンサＣ２を
介して流れる主回路電流である（第２１図（ｆ）参照）
。

［発明が解決しようとする課題］上記従来例において、コンデンサＣ２は放電灯ＦＬに直
流が流れることを防止する目的で設けられており、通常
、Ｃ２＞　（Ｃ＋　十Ｃ３）となるように容量を設定さ
れる。したがって、主回路の共振周波数はチョークＬ　
、のインダクタンスと、コンデンサＣ，，Ｃ，の合成キ
ャパシタンスでほぼ決定され、コンデンサＣ２は共振に
はほとんど寄与しない。コンデンサＣ２の両端に生じる
電圧はスイッチング素子Ｑ、、Ｑ、のオンデユーテイが
等い）場合には、電源電圧Ｅの半分の直流電圧Ｅ／２と
なる（第２１図（ｅ）参照）。このコンデンサＣ２の容
量をコンデンサＣ，，Ｃ，の合成容量に近付く方向に低
減すると、コンデンサＣ２が次第に共振に寄与し始め、
コンデンサＣ２の両端電圧には、第２１図（ｅ）に示し
たように、直流電圧Ｅ／２を中心に発振周波数の交流が
重畳されてくる。したがって、コンデンサＣ２とコンデ
ンサＣＩ、　Ｃ３で共振電圧を分圧することになり、放
電灯ＰＬの点灯維持電圧を保つことができなくなる。こ
のような理由から、上述のように、Ｃ２）（Ｃ＋　＋　
Ｃ３）となるように設定されるものである。したがって
、コンデンサＣ２は、かなり大容量となる。例えば、直
流電源Ｅの電圧が１４０Ｖ、チョークＬ、のインダクタ
ンスが０．２３ｍＨ、コンデンサＣ，，Ｃ，の容量が夫
々０．０３９μＦ及び０．０２４μＦであるときに、コ
ンデンサＣ２の容量は０．４７μＦと設定される。

また、このコンデンサＣ２には第２１図（ｆ）に示した
主回路電流く高周波電流）が流れるので、高周波損失に
よる発熱の問題を生ずる。したがって、高周波損失の小
さい特殊なコンデンサが必要となり、大形でコスト高に
なるという問題があった。

また、後述のように、負荷回路のインダクタンス成分が
変化した場合には、インバータ回路が異常な動作に陥り
、回路素子に過大なストレスが加わることがあった。

本発明は上述のような点に鑑みてなされたものであり、
その目的とするところは、ＬＣ直列共振回路を含むイン
バータ装置において、装置の小形化、低コスト化及び特
性の安定化を図ることにある。

本発明の他の目的は、負荷の数に応じて変化するインダ
ンタンス成分を含む負荷回路を、ＬＣ直列共振回路を有
するインバータ装置により駆動する場合において、一部
の負荷が取り外されても安定に発振できるようにして、
インバータ装置の信頼性を向上させることにある。

本発明のさらに池の目的は、簡単且つ安価な構成で負１
ｒｒ電流を検出し、低損失で安定に負荷電流の変動を抑
制できるインバータ装置を提供することにある。

［課題を解決するための手段］本発明に係るインバータ装置にあっては、」１記の課題
を解決するなめに、第１図に示すように、Ｉ真流電源Ｅ
と、直流電源Ｅに接続された第１及び第２のスイッチン
グ素子Ｑ、、Ｑ２の直列回路と、各スイッチング素子Ｑ
、、Ｑ２を交互にオンさせる駆動回路１と、第１及び第
２のスイッチング素子Ｑ、、Ｑ２の接続点と直流電源Ｅ
の一端との間に接続されたチョークＬ　、と第１のコン
デンサＣ３の直列回路と、第１のコンデンサＣＩと並列
に接続された負荷ＰＬと第２のコンデンサＣ２との直列
回路とを備えて成ることを特徴とするものである。

［作用〕このように、本発明ではコンデンサＣｚｔ負荷ＦＬと直
列に挿入したため、コンデンサＣ２に流れる電流は、主
回路電流よりもかなり少ない負荷電流のみとなる。つま
り、従来例では負荷電流と共振電流を合成した主回路電
流がコンデンサＣ２に流れていたか、本発明では共振電
流は流れず負荷電流のみがコンデンサＣ２に流れる。し
たがって、コンデンサＣ２の高周波損失が低減され、コ
ンデンサＣ２の発熱も低減できる。しかも、負荷ＦＬに
流れる直流電流を阻止する作用は、従来例と変わらない
。

［実施例］第１図は本発明の一実施例の回路図である。この回路は
、第２０図従来例における直流成分カッ１へ用のコンデ
ンサＣ２を放電灯負荷ＦＬと直列に挿入したものである
。第２図は上記回路における各部の動作波形を示す図で
ある。第２図（ａ）はスイッチング素子Ｑ２の印加電圧
、同図（ｂ）はコンデンサＣＩに流れる共振電流、同図
（ｃ）は放電灯Ｆ　Ｌ及びコンデンサＣ１に流れる電流
を合成した負荷電流、同図（ｄ）はチョークＬ１に流れ
る主回路電流を夫々示す。

以下、第２図に基づいて、本発明の第１の効果を説明す
る。従来例においては、コンデンサＣ２はチョークＬ１
と直列に挿入されていたため、コンデンサＣ２に流れる
電流は、第２図（ｄ）に示すような主回路電流であった
が、本発明ではコンデンサＣ２を負荷と直列に挿入した
ため、コンデンサＣ２に流れる電流は、第２図（ｃ）の
ように主回路電流よりもかなり少ない負荷ｔ’ｔＭのみ
となる。つまり、従来例では負荷電流と共振電流を合成
した主回路電流がコンデンサＣ２に流れていたが、本発
明では共振電流は流れず負荷電流のみがコンデンサＣ２
に流れる。この点から、まず、コンデンサＣ２の高周波
損失が低減されるため、コンデンサＣ２の発熱も低減で
きる。しかも、負荷に流れる直流電流を阻止する働きは
、従来例と変わらない。

ところで、本発明においてもコンデンサＣ２の容量を小
さくすると、放電灯の印加電圧はコンデンサＣ２と予熱
コンデンサＣ３との分圧比で決まる出力電圧となること
から、放電灯ＰＬの点灯維持に十分な電圧が得られない
ことになるが、従来例においてはＣ２＞　（Ｃ＋　＋　
Ｃ３）であることが必要であったのに対して、本発明で
はＣ２＞Ｃ３であればよい。したがって、従来例よりも
コンデンサＣ２の容置を小さく設定できることになり、
それだけ小形化が期待できる。

なお、第１図における予熱コンデンサＣ３の値は、放電
灯Ｆｌ−のノｆ命を考慮して決められるものであり、放
電灯ＦＬのフィシメンｌ−構造によっては、かなり小さ
く設計したり、除去されることもある。その場合には、
コンデンサＣ２、Ｃ、による分圧効果の制約はなくなる
ため、コンデンサＣ２の容量は、かなり低い値にまで低
減できる。また、本発明は、放電灯ＦＬを負荷とした場
合を例として説明しているが、もちろんこれに限定され
るものではない。その場合には、予熱用のコンデンサＣ
３も必要がなくなることから、コンデンサＣ０は本発明
の必須要件ではない。

第３図は本発明及び従来例における直流成分カット用の
コンデンサＣ２の容量値を変化させた場合における放電
灯電流ＩＮａの変化を実測した結果を示しており、以下
、これに基づいて本発明の第２の効果を説明する。図中
、■は本発明における特性、■は従来例における特性を
示し、いずれもコンデンサＣ２の容量が０．２２μＦの
時に、放電灯電流ＩＮａを４８５ｍＡに設定した後、コ
ンデンサＣ２の容量値を増減し、放電灯電流ＩＦａの変
化を調べた。他の回路定数については、直流電源Ｅの電
圧が１４０Ｖ、チョークＬ１のインダクタンスが０．２
３ｍＨ、コンデンサＣ１，Ｃ）の容量が夫々０．０３９
μＦ及び０．０２４μＦであった。第３図に示したグラ
フから、本発明におけるコンデンサＣ２の容ｆｆｉ変化
に対する放電灯電流ＩＮａの変化率ΔＩｆｆａ／ΔＣ２
は従来例に比べて小さく、コンデンサＣ２のばらつきに
対して放電灯電流ＩＮａが安定していることが分かる。

つまり、ΔＩｆａ／ΔＣ２が小さいということは、コン
デンサＣ２の容量値にばらつきが大きくても特性の安定
化が図れるということである。ちなみに、コンデンサＣ
２の容量が０．２２μＦ付近であるときの変動率を比較
すると、本発明では２．３％、従来例では５．８％とな
っている。これは、従来例においては、コンデンサＣ２
はチョークＬ１と直列に挿入されており、コンデンサＣ
２の容量変化が、主回路の共振に大きく影響するのに対
し、本発明では、コンデンサＣ２がチョークＬ１、コン
デンサＣ１からなる共振回路には含まれていないため、
コンデンサＣ２の容量変化が主回路の共振に与える影響
が少ないからであると考えられる。

ところで、第３図に示したグラフでは、コンデンサＣ２
の容量値を減らしていくと放電灯電流ＩＮａが増加して
おり、コンデンサＣ０との分圧効果のため、次第に出力
が低下するという一ト述の原理には反している。以下、
この点について説明する。

第２図（ｄ）に示すように、主回路電流の位相はスイッ
チング素子Ｑ、、Ｑ２の印加電圧の位相に対して多少遅
れている。これは、主回路の共振周波数（回路インピー
ダンスが最小となる周波数）に対して、スイッチング素
子Ｑ、、Ｑ２の駆動周波数か高い場合の現象であり、チ
ョークＬ、のりアクタンスがコンデンサＣ１のリアクタ
ンスよりも大きい。したがって、主回路電流の位相は遅
れる。駆動周波数を上げれば更にこの傾向は顕著となり
、主回路電流は減少する。逆に駆動周波数を下げて主回
路の共振周波数に近付けると、次第に主回路電流の遅れ
は少なくなり、同相に近付いて、その電流値は増大する
。駆動周波数と共振周波数が一致すると、電流位相の遅
れはなくなり、電流値は最大となり、同相モードとなる
。一般に、同相モードでのインバータ動作は不安定とな
り、また、負荷変動特性も悪くなるため、通常は遅相モ
ードに設定する。上記の現象は、駆動周波数を一定とし
て、共振周波数を変えても同様であり、第３図の場合は
コンデンサＣ２の容量値を小さくすることで同相モード
に近付き、放電灯電流Ｉｎａが増加している。コンデン
サＣ２の容量をさらに低減すると、やがて進相モードに
入り、キャパシタンス分によって電流は減少する。した
がって、主回路電流の位相を一定の状態に保つという条
件を付加すれば、コンデンサＣ２の容量を小さくすると
、コンデンサＣ３との分圧効果により出力が低下するも
のである。

なお、本発明は上述の進相、同相、遅相のいずれの動作
モードでも常に適用できることは言うまでもない。

次に、本発明は、第４図の実施例に示すように、負荷回
路Ｌ　Ｄが複数の負荷Ｆ　［−、１、Ｆ　Ｌ　２と負荷
の数に応じて変化するインダンタンス成分とを陰む場合
に適用すると、負荷の数の変化によるインバータの異常
動作を防止できる。

まず、第４図の回路に対する比較例として、第２２図の
回路について検討する。第２２図の回路において、イン
バータ回路ＩＶの構成は、第２０図の従来例と同じであ
るか、負荷回路ＬＤが２灯並列点灯回路となっている点
が異なる。２灯の放電灯負荷ＦＬＩ、ＦＬ２はバランサ
ＬＢを介して並列接続されている。放電灯負荷Ｆ　Ｌ　
ｌ　、　ｌ？　ｌ、　２のフィラメントの非電源側端子
間には、予熱用のコンデンサＣ３、Ｃ＜かそれぞれ接続
されている。

第２３図は上記回路の動作波形図である。同図（ｉｔ＞
、（＋１）は各々スイッチング素子Ｑ、、Ｑ２の導通制
御信号、同図（ｃ）、（ｄ）は各々スイッチング素子Ｑ
ｌ。

Ｑ２の電流ｒ及び両端電圧■を示したもので６り）る。

すなわち、同図（、）に示す導通制御信号によってスイ
ッチング素子Ｑ１か導通すると、その間、同図（ｃ）の
ような電流■が流れる。ただし、電流Ｉが負方向に流れ
ている部分は、ダイオードＤ１を介して流れるフライホ
イール電流である。導通制御信号の立ち下がりく時刻１
＋＞でスイッチング素子Ｑ１は非導通となり、スイッチ
ング素子Ｑ１には電源電圧Ｅと同じレベルの矩形波電圧
Ｖが印加される。デッドタイムＴ１の後、時刻ｔ２にお
いて、スイッチング素子Ｑ２の導通制御信号（同図（ｂ
）参照）か立ち上がると、同図（ｄ）に示すように電流
■が流れる。デッドタイムＴ、の間は上述のフライホイ
ール電流がダイオードＤ２を介して流れる。導通制御信
号〈同図（ｂ）参照）の立ち下がり（時刻ｔｒ）でスイ
ッチング素子Ｑ２は非導通となり、スイッチング素子Ｑ
２には電源電圧Ｅと同しレベルの電圧Ｖが印加される。

デッドタイムＴ２の後、時刻ｔ。

において、スイッチング素子Ｑ１の導通制御信号（同図
（ａ）参照）が立ち上がると、再び同図（ｃ）に示すよ
うに、電流Ｉがスイッチング素子Ｑ１に流れる。デッド
タイムＴ２の間はフライホイール電流かダイオードＤ１
を介して流れる。前述のデッドタイムＴ　＋　、　Ｔ　
２はスイッチング素子Ｑ、、Ｑ２が同時に導通して短絡
電流が流れることを防止するために必要である。以上の
ような動作によってチョークＬ、を流れる主回路電流は
、第２３図（ｃ）　、　（ｄ）に示す電７ｆＬＩを合わ
ぜな正弦波電流となる。

第２２図の回路において、バランサＬ、の各巻線は、夫
々０．３ｍＨの巻線インダクタンスを有しているが、２
灯の放電灯ＦＬＩ、ＦＬ２が共に正常に点灯していると
きには、各巻線に流れる電流による磁束が打ち消し合う
ので、インダクタンス成分は現れない。その他の回路定
数は、チョークＬ１のインダクタンスが２３０μＨ１共
振用のコンデンサＣ１の容量が０．０３９μＦ、直流カ
ッ１へ用のコンデンサＣ２の容量が０．４７μＦ、予熱
用のコンデンサＣ３、Ｃ４の容量が共に０．０１２μＦ
、放電灯ＦＬＩ、ＦＬ２（７）ワット数は夫々４０Ｗ、
３２Ｗである。

第２２図の回路を等価回路で示すと、第２４図のように
なる。同図において、共振に寄与するコンデンサＣ０の
容量は０．０６３μＦ、放電灯ＦＬ１、ＦＬ２の等価抵
抗Ｒの値は１００Ωである。

その他の回路定数は、第２２図の回路と同じであり、Ｌ
、＝２３０ＡＩＨ，Ｃ２＝０．４７μＦである。

第２５図（ａ）は第２２図の回路において、一方の放電
灯ＦＬ２を外して、他方の放電灯ＦＬＩのみを接続した
場合の回路図であり、同図（ｂ）　、　（ｃ）はその場
合の等価回路図である。放電灯１灯を外すことによって
バランサしＢの一方の巻線には電流か流れなくなり、他
方の巻線に流れる電流による磁束が打ち消されなくなる
ので、インダクタンス成分が生じる。その結果、放電灯
ＦＬＩと直列にバランサＬ、の巻線インダクタンスＬｓ
””０．３ｍＨが接続されることになり、等価回路は第
２５図（）〕）に示すようになる。同ＬＡにおいて、Ｒ
′は放電灯ＦＬＩの等価抵抗であり、１灯点灯時である
から、２灯正常点灯時の２倍の約２００Ωとなる。

各コンデ７　サＣ＋　、　Ｃ２、Ｃ＋＋　（７）値は、
夫々、０．０３９μＦ、０．４７μＦ、０．０１．２μ
Ｆであり、チョークＬ１のインダクタンスは２３０μＨ
である。

第２５図（ｂ）の等価回路において、バランサの巻線イ
ンダクタンスＬＢ゛、等価抵抗Ｒ°、及び、コンデンサ
Ｃ１の合成インピーダンス２は、Ｚ＝ｉω　Ｌｅ’＋　
　１／（１／Ｒ’＋ｊωＣ３）となる。インバータ回路
ＩＶの発振周波数をｒ＝ω／２π−５０ｋＨｚとして、
上式に各回路定数と代入すると、Ｚ−ｊ９４＋１／（１／２００　＋ｊ０．００３８）＃
１２８−ｊ２この合成インピーダンスの虚数部分は実数部分に比べて
著しく小さい。したがって、第２５図（１，）の回路は
、第２５図（ｃ）に示すように、共振用のコンデンサＣ
１と並列に等価抵抗１”（”＝１２８Ωのみが接続され
た回路とほぼ等価である。

ここで、２灯正常点灯時において共振に寄与するコンデ
ンサＣ６−０，０６３μＦと、１灯点灯時において共振
に寄与するコンデンサＣ，＝０．０３９μＦとを比較す
ると、著しく異なることが分がる。このような場合には
、１灯点灯時において、インバータ動作に異常現象を生
ずることがある。

異常現象を生じたときのスイッチング波形の実測例を第
２６図に示す。同図（ａ）はスイッチング素子Ｑ２の導
通制御信号、同図（１１）はスイッチング素子Ｑ２の印
加電圧、同図（ｃ）はスイッチング素子Ｑ２の電流、同
図（ｄ）はスイッチング素子Ｑ、の導通制御信号、同図
（ｅ）はスイッチング素子Ｑ、の印加電圧、同図＜ｆ）
はスイッチング素Ｔ−Ｑ、の電流を示す。

第２６図（ｂ）　、　（ｅ）に示すように、スイッチン
グ素子Ｑ、、Ｑ２への印加電圧の波形が割れる現象が現
れ、また、同図（ｃ）、（ｒ）に示すように、スイッチ
ング素子Ｑ、、Ｑ２の電流にひげ状の突入電流が生じる
（時刻ｔ３．ｈ参照）。これは、スイッチング素子Ｑ、
、Ｑ２が一瞬の間、同時に導通したことを意味しており
、スイッチング素子Ｑ、、Ｑ２のストレス増大、発熱等
によって信頼性が著しく低下する。

このような異常現象が生じる原因を以下に説明する。第
２６図を見ると、印加電圧波形の割れは、スイッチング
素子Ｑ２が時刻ｔ、でオフした直後く時刻ｔｚ）に生じ
ている。この時、スイッチング素子Ｑ１の電流（第２６
図（ｒ）参照）は負方向（ダイオードＤＩを流れる方向
）から正方向に移ろうとする時点であるが、デッドタイ
ムＴ、が長いために、まだ、スイッチング素子Ｑ、の導
通制御信号（第２６１Ｊ（ｄ）参照）は立ちトがってい
ない。この状態では、スイッチング素子Ｑ、、Ｑ２は共
に非導通であり、チョークＬ１のＨａエネルギーによっ
てスイッチング素子Ｑ、、Ｑ２の接続点の電位は急激に
低下する。その結果、スイッチング素子Ｑ２の電圧は、
第２６図（ｂ）に示すように再び立ち下がり、同時にチ
ョークＬ、の蓄積エネルギーの一部は、コンデンサＣ，
，Ｃ２を介してダイオードＤ２に電流を流す。これが第
２６図（ｃ）の時刻ｔ、における負′、［流である。や
がて、時刻り、において、第２６図（ｄ）に示すように
スイッチング素子Ｑ１の導通制御信号が立ち上がって、
スイッチング素子Ｑ１が導通すると、スイッチング素子
Ｑ、、Ｑ２の接続点の電位がゼロであるため、その瞬間
の電流は突入電流となる。この時刻ｔ３において、スイ
ッチング素子Ｑ１の印加電圧がゼロに低下し、スイッチ
ング素子Ｑ２の印加電圧は再び電源電圧Ｅに上昇する（
第２６図（ｂ）　、　（ｅ）参＠）。スイッチング素子
として、パワーＭＯ３ＦＥＴを用いた場合には、素子間
電圧が急激に上昇した場合に、−瞬導通する現象が観測
されている。第２６図（ｃ）の時刻ｔ、で現れている突
入電流は、この現象に起因するものと思われ、しかもこ
の時、スイッチング素子Ｑ、も既に導通しているため、
スイッチング素子Ｑ、、Ｑ２が同時に導通したことにな
り、かなり大きな突入電流が流れている。

このパワーＭＯ３ＦＥＴが一瞬導通する現象は、第２６
図（ｆ）における時刻ｔ２でも現れており、スイッチン
グ素子Ｑ１の導通制御信号がないにも拘わらず、スイッ
チング素子Ｑ、の電圧（第２６１３（ｅ）参照）が急激
に上昇した結果、正方向の電流が流れている。しかし、
この場合はスイッチング素子Ｑ２がオフであるため、同
時導通電流は流れていない。

一方、デッドタイムが短い場合には、上述のような異常
現象は生じない。すなわち、時刻ｔ、では、スイッチン
グ素′：ＦＱ、の導通制御信号が立ち下がり、スイッチ
ング素子Ｑ、の電流が停止すると同時に、その印加電圧
Ｖは電源電圧Ｅまで立ち上がり、この時点より、同図（
ｃ）に示すように、ダイオードＤ２を介するフライホイ
ール電流が流れるが、デッドタイムＴ２は比較的短く、
上記フライホイール電流がゼロクロス点まで減少するの
とほぼ同時に時刻ｔ５でスイッチング素子Ｑ２の導通制
御信号が立ち上がっているので、時刻１２，１．で見ら
れような異常現象は現れていない。なお、デッドタイム
Ｔ、、Ｔ２が等しくない状態は、スイッチ〉′グ素子Ｑ
、、Ｑ２の駆動回路における定数のばらつき等によって
十分少し得るものである。

以上の考察によれば、異常現象が現れるか否かは、デッ
ドタイムの長さと、フライホイール電流の大きさく特に
継続時間）に依存することが分かるか、まず、デッドタ
イムは部品のばらつき等を考慮するとあまり小さく設定
することは難しく、また、フライホイール電流の大きさ
は２灯正常点灯時の波形によって制約されるので、自由
に設定することは難しい。

第２７図及び第２８図は２灯正常点灯時及び１灯点灯時
における各部の電流波形を夫々示している。各図におい
て、（、）はスイッチング素子Ｑ２の印加電圧、（１）
）はコンデンサＣ１に流れる共振電流、（ｃ）はバラン
サＬＤのセンタータップに流れる負荷電流、（ｄ）はチ
ョークＬ１に流れる主回路電流、（ｅ）はスイッチング
素子Ｑ２の導通制御信号、（ｆ）はスイッチング素子Ｑ
１の導通制御信号を示す。

第２７図（ｄ）と第２８図（ｄ）を比較すれば、１灯点
灯時における主回路電流〈第２８図＜ｄ＞参照）は、２
灯正常点灯時における主回路電流く第２７図（ｄ＞参照
）に比べて進相的になっている。この理由は、次のよう
に考えられる。

２灯正常点灯時における等価回路（第２４図）と１灯点
灯時における等価回路（第２５図（Ｃ））とを比較して
みると、共振に寄与するコンデンサＣ０（−０，０６３
μＦ）とＣ，（＝０．０３９μＦ）の容量が大きく相違
することにより、共振周波数が大きく異なることが分か
る。２灯正常点灯時における主回路の共振周波数をｆ。

、１灯点灯時における主回路の共振周波数をｆ、とする
と、ｆ、≠１／２π（ＬＩＣｏ）１／２ｆ、勾１／２π（ＬｌＣｌ）ｌ／２となり、Ｃ０〉Ｃ１よりｒ。＜ｆ、となる。スイッチン
グ素子Ｑ、、Ｑ２の駆動周波数は一定であるので、主回
路の共振周波数が高くなるほど、主回路電流は進相的と
なる。

したがって、２灯正常点灯時においてはフライホイール
電流は第２７図（ｄ）の斜線部で示すようにかなり大き
いが、ｌ灯点灯時には、スイッチング素子Ｑ２の印加電
圧に対する主回路電流の位相が２灯正常点灯時に比べて
進相的となっているので、フライホイール電流は第２８
図（ｄ）の斜線部で示すように非常に少なくなっている
。しかも、１灯点灯時においては、２灯正常点灯時に比
べて主回路電流の波高値が低いので、フライホイール電
流は一層少なくなる。そして、フライホイール電流の継
続時間が、長い方のデッドタイムＴ１よりも短くなると
、第２６図に示すような異常現象が生じるものである。

１灯点灯時において、主回路電流の波高値が２灯正常点
灯時に比べて下がるのは止むを得ないから、フライホイ
ール電流の減少を防止するには、主回路電流が進相的に
なることを防止することが有効であると考えられる。そ
して、そのためには、主回路の共振周波数の変化を緩和
する必要があると考えられる。

第４図の回路は、この点を考慮したものである。

第４図の回路にあっては、負荷の数が変化すると、負荷
回路ＬＤのインダクタンス成分が変化するが、負荷回路
ＬＤは第２２図の従来例回路のように共振用のコンデン
サＣ１に直接的に接続されているわけではなく、直流成
分カット用のコンデンサＣ！を途中に介在させて容量結
合されているものであるから、負荷回路ＬＤにおけるイ
ンダクタンス成分の変化が、共振用コンデンサＣＩに対
して与える影響が少なく、共振周波数の変化が緩和され
るものである。

以下、具体的な数値を例示しながら説明する。

第４図において、各回路定数は、チョークＬ。

のインダクタンスが２３０μＨ２共振用のコンデンサＣ
１の容量が０．０３９μＦ、直流成分カッｌ−用のコン
デンサＣ２の容量が０．２２μＦ、予熱用のコンデンサ
Ｃｙ　、　Ｃ＋の容量が共に０．０１−２μＦ、バラン
サＬＢの各巻線インダクタンスが０，３…Ｉ■、放電灯
ＦＬＩ、ＰＬ２のワット数が夫々４０Ｗ、３２Ｗである
。

第４図の回路を等価的に示すと、第５図のように表され
る。第５図（ａ）は放電灯が２灯とも接続された２灯正
常点灯時における等価回路である。

２灯正常点灯時においては、バランサＬ８のインダクタ
ンス分はほとんど無視でき、したがって、放電灯の等価
抵抗Ｒ（＝１００Ω）は２灯並列分となる。また、各々
の予熱用コンデンサＣ３、Ｃ４も単純に合成される。第
５図（α）の回路を各回路定数をもとにさらに簡略化す
ると、第５図（ｂ）に示すようになる。同図において、
Ｃｏ＝０．０６３ノｌＦ、ＲＯ＝１１１Ωである。

第５図（ｃ）は放電灯を１灯外した状態における等価回
路を示したもので、バランサＬ日がインダクタンス成分
ＬＢ’−０，３ｍＨを有する単一チョークとして働き、
また、放電灯の等価抵抗Ｒ′は１本分となるため２００
Ωに増加し、予熱用コンデンサは一つが除去されるので
容量は半分となり、Ｃ５−０−０１２３μＦのみとなる
。この回路を各回路定数をもとにさらに簡略化すると、
第５図（ｄ）に示すようになる。同図において、Ｃ０＝
０．０４２μＦ、Ｒ，＝１２９Ωである。主回路の共振
周波数ｆはチョークＬ１のインダクタンスと共振に寄与
する合成容量Ｃ０でほぼ決まり、ｆ特１．／２π（ＬＩ
Ｃｏ）Ｉ／２とすれば、第５図（ｂ）、（ｄ）における
共振周波数はコンデンサＣ８の相違分だけ変化すること
になる。これを第２４図及び第２５図の従来例の場合と
比較すると、本発明における変化の方が少ないことが分
かる。すなわち、従来例の場合は、共振に寄与するコン
デンサの容量は、０．０６３μＦから０．０３９μＦへ
変化するのに対して、本発明の場合は、０．０６３μＦ
から０．０４２μＦへ変化する。さらに、定性的に説明
するならば、本発明の場合、コンデンサＣ２を負荷側に
配置することによって、放電灯１灯外しで生ずるバラン
サＬＢのインダクタンス分を、コンデンサＣ２のキャパ
シタンスで打ち消す効果を生ずるため、等測的に見た共
振コンデンサＣ０の容量の変化を少なくすることができ
るものである。また、直流成分カット用のコンデンサＣ
２の容量値を低減すれば、共振に寄与するコンデンサｃ
ｏの容量の変化をさらに少なくすることも可能である。

以上の説明から、従来例において放電灯１灯を外した状
態で生じた主回路電流の位相の進み具合を本発明により
低減できることは明らかである。

このことは、従来、放電灯の１灯外しで生じたスイッチ
ング素子電圧の割れ及びそれに関連した突入電流の発生
等の異常現象に対しても改善が期待できるということで
ある。

第６図及び第７図は、本発明の効果をスイッチング波形
の実測によって検証した波形図である。

第６図は従来例における第２６図の波形図に対応するも
のである。時刻ｔ２において生じていたスイッチング素
子Ｑ　１．　Ｑ　２の印加電圧の割れ及び時刻ｔ３で生
じていたスイッチング素子Ｑ、、Ｑ２の同時導通による
突入電流は見られず、安定な動作が得られた。

第７図は従来例における第２８図の波形図に対応するも
のである。第７図（ａ）はスイッチング素子Ｑ２の印加
電圧、同図（ｂ）はコンデンサＣ３に流れる共振電流、
同図（ｃ）はバランサＬ、のセンタータップに流れる負
荷電流、同図（ｄ）はチョークＬ。

に流れる主回路電流を示す。共振電流（同図（ｂ）参照
）と負荷電流（同図（ｃ）参照）を合成した主回路電流
（同図（ｄ）参照）の位相が、従来例（第２８図（ｄ）
参照）の場合に比べて遅れており、ダイオードＤｌ。

Ｄ２を介するフライホイール電流（図中斜線部）が大き
くなっている。したがって、デッドタイムが多少長くと
も放電灯１灯外しによる異常現象の発生を防ぐことがで
きる。

第８図は本発明の他の実施例の回路図である。

本実施例は、４灯並列点灯回路に本発明を適用したもの
であり、放電灯ＦＬＩ、ＰＬ２をバランサＬ１１２にて
並列接続した回路と、放電灯Ｆ　Ｌ　３　、ＦＬ４をバ
ランサＬ１１３にて並列接続した回路とを、バランサＬ
ＳＩにて並列接続して、負荷回路としている。本実施例
においては、予熱コンデンサは省略しているが、本発明
は予熱コンデンサを必須要件としない。すなわち、放電
灯の取り外しによって生じるバランサのインダクタンス
成分は、共振用のコンデンサのキャパシタンス分を低下
させる方向に働くものであるから、バランサのインダク
タンス成分を打ち消すように直流成分カット用のコンデ
ンサを接続すれば、予熱コンデンサの有無に拘わらず同
様な効果が得られるものである。また、本実施例では、
放電灯の灯数を４灯としているが、任意の多灯並列点灯
回路に本発明を適用できることは言うまでもない。

第９図は本発明のさらに他の実施例の回路図である。本
実施例にあっては、直流成分カット用のコンデンサＣ２
の一端が直流電源Ｅの負端子に接続されるように、接続
位置を変えた例である。本実施例にあっては、コンデン
サＣ２の両端電圧を検出して、その検出出力によりスイ
ッチング素子Ｑ、、Ｑ２の駆動回路を制御するような場
合に、電圧検出回路のアースレベルと駆動回路のアース
レベルとを共通にできるので、好都合である。なお、第
１０図に示すように、各放電灯負荷ＦＬＩ、ＦＬ２に直
流成分カット用のコンデンサＣ２１、Ｃ２□を個別に直
列接続しても良い。

第１１図は本発明の別の実施例の回路図である。

本実施例にあっては、バランサＬＢの代わりに、インダ
クタンス素子Ｌ　２１　＋　Ｌ　２２を介して放電灯負
荷ＦＬＩ、ＦＬ２を並列接続したものである。本実施例
においても、いずれかの放電灯を取り外すと、負荷回路
のインダクタンス成分が増加するので、本発明を適用す
る利益がある。

第１２図は本発明のさらに別の実施例の回路図である。

本実施例にあっては、放電灯負荷ＦＬＩ。

ＦＬ２を直列接続し、一方の放電灯負荷ＦＬ２にインダ
クタンス素子Ｌ２を並列接続したものであり、放電灯負
荷ＰＬ２を外すと、負荷回路のインピーダンスの実数部
分が小さくなるので、インダクタンス素子Ｌ２による虚
数部分の影響が相対的に大きくなるが、直流成分カット
用のコンデンサＣ２の存在により、主共振回路への影響
を少なくし、共振周波数の変化を緩和することができる
。

第１３図（ａ）は本発明の他の実施例の回路図である。

本実施例は、直流成分カット用のコンデンサＣ２の両端
に検出回路２を接続したちのである。

直列インバータに接続される負荷は、直列共振回路の共
振電圧によって付勢されるものであるが、負荷が高電圧
を必要とする場合には共振を強めて共振電圧を高くする
必要がある。ところが、共振を強めるほど、共振カーブ
が急峻となり、電源電圧等の変動による負荷電流等の変
動率が悪くなる。

このような理由により、負荷電流を検出して、スイッチ
ング素子Ｑ、、Ｑ２の駆動回路１ヘフイードバツクし、
負荷電流を一定に保つようにしている。

第１３図回路における検出回路２は、このようなフィー
ドバック制御と行うために設けたものであり、負荷電流
を検出回路２で検出し、その検出信号に応じて、スイッ
チング素子Ｑ、、Ｑ２の駆動条件を負荷電流の変動を軽
減する方向へ変化させるようにしている。スイッチング
素子Ｑ　１．　Ｑ　２の駆動条件としては、発振周波数
やオンデユーテイ等を制御することが考えられる。負荷
電流の検出方法としては、コンデンサＣ２のほかに、抵
抗を用いる方法や、低抵抗と電圧増幅器を組み合わせて
用いる方法や、カレントトランスを用いる方法等が考え
られるが、本実施例のように、直流成分カット用のコン
デンサＣ２を電圧検出用のインピーダンス要素として用
いれば、簡単且つ安価な構成で負荷電流を検出し、低損
失で安定に負荷電流の変動を抑制できるものである。

ここで、検出回路２は第１３図（ｂ）　、　（ｃ）に示
すような構成を有する。第１３図（ｂ）に示す検出回路
２は、コンデンサＣ６，抵抗Ｒ，からなるバイパスフィ
ルターを有し、このバイパスフィルターを介して抽出さ
れた高周波成分をダイオードＤ３にて整流し、コンデン
サＣ７，ｔａ抗Ｒ２よりなる平滑回路で平滑して、検出
出力を得ている。また、第１３図（ｃ）に示す検出回路
２は、抵抗Ｒ１１，チョークし、からなるバイパスフィ
ルターを有し、このバイパスフィルターを介して抽出さ
れた高周波成分を、第１３図（ｂ）の回路と同様に整流
平滑して、検出出力を得ている。

第１４図は本実施例の動作波形図である。以下、第１４
図を参照しながら、本実施例の動作について説明する。

２つのスイッチング素子Ｑ、、Ｑ２が交互にオンオフす
ることによって、チョークＬＩと共振用のコンデンサＣ
３からなる直列共振回路に共振電流が流れる。これによ
って、コンデンサＣ１の両端には共振電圧が得られ、負
荷Ｚに電圧が印加されて、負荷２が付勢される。このと
きの負荷電流１ｚは第１４図（ａ）に示すように正弦波
状となり、また直流成分カット用のコンデンサＣ２には
第１４図（ｂ）に示すような電圧■ｃが発生する。

この電圧■ｃは２つのスイッチング素子Ｑ、、Ｑ２のオ
ンデユーテイ及び電源電圧Ｅによって決まり、５０％の
オンデユーテイであれば、Ｖｏ勾Ｅ／２となる。コンデ
ンサＣ２の両端電圧■ｃには負荷電流Ｉｚに伴うリップ
ル成分■ｃ′が重畳されており、負荷電流ｒｚが大きい
ときには、大きなリップル成分■ｃ′が、また、負荷電
流Ｉｚが小さいときには、小さなリップル成分Ｖ。゛が
生ずるものである。

コンデンサＣ７の両端に、第１３図（ｂ）に示す検出回
路２を接続したとすれば、コンデンサＣ６によって直流
電圧はカットされ、負荷電流Ｉｚに伴なう交流信号Ｖｃ
’（第１４図（ｅ）参照）のみが抵抗Ｒ１の両端に得ら
れる。この交流信号ＶＣ”をダイオードＤ１．コンデン
サＣ２等で整流平滑すれば、第１４図（ｄ）に示すよう
な直流の検出信号■。が得られる。この直流の検出信号
■。は、負荷電流Ｉｚの値に比例して増減し、しかも十
分大きい信号が得られるため、特に増幅手段を設ける必
要がなく、しかも、検出素子は直流成分カット用のコン
デンサＣ２を兼用できるので、新たに追加する必要がな
く、当然電力損失も無い。

検出回路２の出力として得られた検出信号■。

は、例えば第１６図に示すような駆動回路１に入力され
、Ｖ／Ｆコンバータ１０によって負荷電流が規定値にな
る方向に駆動周波数を制御することによって、負荷電流
の変動が抑制されるものである。Ｖ　、／　Ｆコンバー
タ１０は、検出信号ｖ０の変化に応じて発振周波数を変
化させる電圧制御型の発振器よりなり、その発振出力は
ドライブ回路１１．１２を介してスイッチング素子Ｑ、
、Ｑ２に入力されている。

第１５図は本発明のさらに他の実施例の回路図である。

本実施例にあっては、第１３図回路における直流成分カ
ット用のコンデンサＣ２からダイオードＤ４．抵抗Ｒ１
２を介して電解コンデンサＣ６を充電し、駆動回路１の
電源として使用したものである。通常、駆動回路１の電
源は、直流電源Ｅから限流抵抗を介して得るものである
が、第１５図に示すように、コンデンサＣ２から得るよ
うにすれば、コンデンサＣ２の電圧は電源電圧Ｅの約半
分であるので、抵抗Ｒ１２の電力損失をほぼ半減させる
ことができる。本実施例のように、直流成分カット用の
コンデンサＣ２の交流リップル分を検出して負荷電流の
安定化を図り、直流分は駆動回路１の電源として利用す
るように構成すれば、検出回路２の損失を低減できるの
みならず、駆動回路１の電源回路の損失をも低減させる
ことができるので、頗る好都合なものである。

第１７図は本発明の別の実施例の回路図である。

本実施例は第１３図回路をより具体化したものである６
コンデンサＣ２の両端には、コンデンサＣ６と抵抗Ｒ１
の直列回路が接続されており、コンデンサＣ２と負荷Ｚ
との接続点にコンデンサＣ６が接続され、抵抗Ｒ３か直
流電源Ｅの負端子側に接続されている。抵抗Ｒ１の両端
には、抵抗Ｒ２とコンデンサＣ２の並列回路がダイオー
ドＤ、を介して接続されている。コンデンサＣ２の一端
は直流電源Ｅの負端子側に接続されており、他端は抵抗
Ｒ３を介してトランジスタＱ９のベースに接続されてい
る。トランジスタＱ、のコレクタ及びエミッタは、それ
ぞれ抵抗Ｒｓ　、　Ｒｓを介して抵抗Ｒ２の両端に接続
されている。抵抗Ｒ７及びコンデンサＣ５は矩形波発振
回路３の時定数回路を構成している。

矩形波発振回路３としては、スイッチングレギュレータ
用のＩＣ（例えば、ＮＥＣのμＣ４９４）を使用してい
る。矩形波発振回路３の発振出力の一方は、抵抗Ｒ６を
介してホトカプラＱ７の発光ダイオードに入力されてお
り、発振出力の他方は抵抗Ｒ１゜を介してトランジスタ
Ｑ、のベースに入力されている。直流電源Ｅ２は、矩形
波発振回路３に電源電圧を供給している。この直流電源
Ｅ２の負端子は直流電源Ｅの負端子に接続されている。

　Ｉ−ランジスタＱ、のエミッタは直流電源Ｅ２の負端
子に接続され、コレクタは抵抗Ｒ３を介して直流電源Ｅ
２の正端子に接続されている。ＮＰＮ及びＰＮＰ形の各
１−ランジスタＱ、、Ｑ、はベース同士及びエミッタ同
士を夫々接続され、相補接続形のエミッタホロアを構成
しており、トランジスタＱ５のコレクタは直流電源Ｅ２
の正端子に接続され、１ヘランジスタＱ６のコレクタは
直流電源Ｅ２の負端子に接続されている。トランジスタ
Ｑ５．Ｑ、のベースはトランジスタＱ８のコレクタに接
続されており、エミッタはパワーＭＯ３ＦＥＴよりなる
スイッチング素子Ｑ２のゲー１−に接続されている。

ホトカプラＱ７の受光部を構成するホトトランジスタの
エミッタは直流電源Ｅ、の負端子に接続され、コレクタ
は抵抗Ｒ４を介して直流電源Ｅ、の正端子に接続されて
いる。この直流電源Ｅ１の負端子は、スイッチング素子
Ｑ、、Ｑ２の接続点に接続されている。ＮＰＮ及びＰＮ
Ｐ形の各トランジスタＱ３．Ｑ４はベース同士及びエミ
ッタ同士を夫々接続され、相補接続形のエミッタホロア
を構成しており、トランジスタＱ、のコレクタは直流電
源Ｅｌの正端子に接続され、トランジスタＱ、のコレク
タは直流電源Ｅ、の負端子に接続されている。

トランジスタＱ、、Ｑ、のベースはホトカブラＱ７にお
けるホトトランジスタのコレクタに接続されており、エ
ミッタはパワーＭＯ８ＦＥＴよりなるスイッチング素子
Ｑ１のゲートに接続されている。

その他の回路構成については、第１３図回路と同様であ
る。

以下、その動作について説明する。矩形波発振回路３は
外付けのＣＲ素子の時定数で決まる周波数の１対の発振
出力を生じ、各発振出力によりトランジスタＱ８とホト
カブラＱ７のホトトランジスタが交互にオンオフされる
。トランジスタＱ６がオンされたときには、スイッチン
グ素子Ｑ２のゲー１〜が低レベルとなって、スイッチン
グ素子Ｑ２がオフとなり、トランジスタＱ８がオフされ
たときには、スイッチング素子Ｑ２のゲートが高レベル
となって、スイッチング素子Ｑ２がオンとなる。

スイッチング素子Ｑ１についても同様に動作する。

負荷電流が増大したときには、負荷Ｚと直列に挿入され
たコンデンサＣ２の両端電圧の交流リップル分が大きく
なり、検出回路２における平滑コンデンサＣ１の両端電
圧が上昇し、トランジスタＱ。

のベース電流が増えて、トランジスタＱ、のインピーダ
ンスが低くなるので、矩形波発振回路３の時定数が小さ
くなる。これによって、駆動回路１の発振周波数が高く
なり、負荷電流が減少するので、負荷電流の変動は抑制
され、インバータ回路の動作が安定化されるものである
。本実施例のように、コンデンサＣ，，Ｃ２の一端が直
流電源Ｅの一端（特に負端子）に共通に接続されるよう
に構成すれば、駆動回路１と検出回路２のアースレベル
を共通にすることができるので、検出回路２の出力によ
り駆動回路１を制御することが容易となり、好都合であ
る。

第１８図は本発明のさらに別の実施例の回路図である６
本実施例にあっては、第１７図回路における検出回路２
内にコンパレータＱ１゜を設けて、入力電圧が所定の閾
値を越えるか否かで検出出力を発生するか否かを選択し
、検出回路２の動作点を明確化したものである。コンパ
レータＱ１゜の負入力端子には、直流電源Ｅ３による基
準電圧が印加されており、正入力端子には、コンデンサ
Ｃ７の電圧が印加されている。コンパレータＱ１゜の正
入力端子の電圧が負入力端子の電圧よりも高くなると、
コンパレータＱ、。の出力端子は”Ｈｉｇｈ”レベルと
なり、抵抗Ｒ１を介してトランジスタＱｓにベース電流
が流れる。コンパレータＱ１０の正入力端子の電圧が負
入力端子の電圧以下である場合には、コンパレータＱ１
゜の出力端子は“Ｌｏｗ”レベルとなり、トランジスタ
Ｑ、にはベース電流が流れない。したがって、本実施例
では負荷電流が過大となったときに、駆動回路１の発振
周波数が高くなり、負荷電流を抑制するように動作する
ものである。

第１９図は本発明の他の実施例の回路図である。

本実施例にあっては、複数の負荷２．．２２が夫々直流
成分カット用のコンデンサＣ２３，Ｃ２□を介して、共
振用のコンデンサＣＩに並列接続されている。各コンデ
ンサＣ２Ｉ、　Ｃ２□には、検出回路２ａ。

２ｂが夫々接続されており、その検出出力に応じて駆動
回路１が制御されるようになっている。その他の回路構
成については、第１７図の実施例と同様である。

［発明の効果］本発明は上述のように、ＬＣ直列共振回路を有するイン
バータ装置において、直流成分カット用のコンデンサを
負荷と直列に設けたことによって、このコンデンサでの
高周波損失を低減することができ、また、容量の低減も
可能なことから、コンデンサの小形化、低コスト化が可
能となり、しかも、コンデンサの容量ばらつきに対する
負荷電流の変動も少なくできるので、特性の安定化が図
れるという効果がある。

また、負荷の数に応じて変（ヒするインダクタンス成分
を含む負荷回路を、ＬＣ直列共振回路を有するインバー
タ装置により駆動する場合において、本発明のように、
直流成分カット用のコンデンサを負荷回路と直列に設け
れば、一部の負荷が取り外されて、負荷回路のインダク
タンス成分が変化しても、ＬＣ直列共振回路と負荷回路
の間に直流成分カット用のコンデンサが介在することに
より、ＬＣ直列共振回路による共振周波数の変化を緩和
して異常現象の発生を防止できるため、信頼性の高いイ
ンバータ装置を実現できるという効果がある。

さらに、この直流成分カット用のコンデンサによる検出
電圧にてインバータの駆動回路を負荷電流が安定するよ
うに制御したことにより、簡単な構成で安価に負荷電流
を検出することができ、しかも低損失で安定に負荷電流
の変動を抑制することができるという効果がある。

なお、直流成分カット用のコンデンサから駆動回路の動
作電源電圧を得るように構成すれば、直流電源から動作
電源電圧を得る場合に比べて、電源回路での回路損失を
ほぼ半減させることができる。

【図面の簡単な説明】

第１図は本発明Ｊ）第１実施例の回路図、第２図は同上
の動作波形図、第３図は同上の動作説明図、第７１図は
本発明の第２実施例の回路図、第５図（ａ）乃至（、り
は同上の等価回路図、第６図及び第７図は同上の動作波
形図、第８図は本発明の第３実施例の回路図、第９図は
本発明の第４実施例の回路図、第１０図は本発明の第５
実施例の回路図、第１１図は本発明の第６実施例の回路
図、第１２図は本発明の第７実施例の回路図、第１３図
＜ａ）は本発明の第８実施例の回路図、同図（ｂ）及び
同図（Ｃ）は同」二の要部回路図、第１４図は同上の動
作波形図、第１５図は本発明の第９実施例の回路図、第
１６図は同上の要部ブロック回路図、第１７図は本発明
の第１０実施例の回路図、第１８図は本発明の第１１実
施例の回路図、第１９図は本発明の第１２実施例の回路
図、第２０図は従来例の回路図、第２１図は同上の動作
波形図、第２２図は他の従来例の回路図、第２３図は同
上の動作波形図、第２４図及び第２５図（ａ）乃至（ｃ
）は同上の等価回路図、第２６図乃至第２８図は同上の
動作波形図である。Ｅは直流電源、Ｑ、、Ｑ２はスイッチング素子、Ｄ、、
Ｄ２はダイオード、Ｌｌはチョーク、Ｃ＋　、　Ｃ２は
コンデンサ、ＰＬ、ＦＬＩ、ＰＬ２は放電灯負荷、Ｚは
負荷、ＬＤは負荷回路、ＬＤはバランサ、１は駆動回路
５２は検出回路である。

Claims

【特許請求の範囲】

（１）直流電源と、直流電源に接続された第１及び第２
のスイッチング素子の直列回路と、各スイッチング素子
を交互にオンさせる駆動回路と、第１及び第２のスイッ
チング素子の接続点と直流電源の一端との間に接続され
たチョークと第１のコンデンサの直列回路と、第１のコ
ンデンサと並列に接続された負荷回路と第２のコンデン
サとの直列回路とを備えて成ることを特徴とするインバ
ータ装置。
（２）負荷回路は複数の負荷と負荷の数に応じて変化す
るインダクタンス成分とを含むことを特徴とする請求項
１記載のインバータ装置。
（３）第２のコンデンサの両端電圧を検出する検出回路
と、検出回路の検出出力に応じて負荷電流を安定化する
ように駆動回路を制御する制御手段とを備えて成ること
を特徴とする請求項１記載のインバータ装置。