JPH0119678B2 - - Google Patents
Info
- Publication number
- JPH0119678B2 JPH0119678B2 JP57124063A JP12406382A JPH0119678B2 JP H0119678 B2 JPH0119678 B2 JP H0119678B2 JP 57124063 A JP57124063 A JP 57124063A JP 12406382 A JP12406382 A JP 12406382A JP H0119678 B2 JPH0119678 B2 JP H0119678B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- pulse
- signal
- circuit
- indicating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/60—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals
- H04N5/607—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals for more than one sound signal, e.g. stereo, multilanguages
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Receiver Circuits (AREA)
- Stereo-Broadcasting Methods (AREA)
Description
【発明の詳細な説明】
本発明はテレビジヨン受像機のテレビ音声多重
制御信号装置に関するものである。
制御信号装置に関するものである。
テレビジヨン受像機の音声多重信号処理回路が
アナログ回路からデイジタル回路化されることに
より、従来のアナログ回路における周辺部品の削
減等が図られており、制御信号系においても、デ
イジタル化する必要が生じている。本発明は音声
多重信号処理回路の制御信号処理部をデイジタル
化しようとするものである。
アナログ回路からデイジタル回路化されることに
より、従来のアナログ回路における周辺部品の削
減等が図られており、制御信号系においても、デ
イジタル化する必要が生じている。本発明は音声
多重信号処理回路の制御信号処理部をデイジタル
化しようとするものである。
以下本発明の一実施例について図面を参照して
説明する。第１図は本発明の一実施例の音声多重
信号処理回路の構成を示すブロツク図である。第
１図において、１はSIF（音声中間周波）検波出
力であり、アナログコンポジツト信号であつて、
アナログ・デイジタルコンバータ（以下Ａ／Ｄコ
ンバータ）２に入力され、PCMデイジタル信号
に変換される。
説明する。第１図は本発明の一実施例の音声多重
信号処理回路の構成を示すブロツク図である。第
１図において、１はSIF（音声中間周波）検波出
力であり、アナログコンポジツト信号であつて、
アナログ・デイジタルコンバータ（以下Ａ／Ｄコ
ンバータ）２に入力され、PCMデイジタル信号
に変換される。
このデイジタルコンポジツト信号３は、デイジ
タルバンドパスフイルタ（以下DBPF）４に入力
され、31.5kHz副チヤンネルFM信号５が抜き取
られる。このデイジタル信号の31.5kHz副チヤン
ネルFM信号５は、デイジタル整流回路６に入力
され、第１図中に動作説明のために記載した信号
５，７の波形からも容易に理解されるようにいわ
ゆる全波整流がデイジタル回路手段で行われる。
このようにデイジタル整流回路６で全波整流され
た信号７は、デイジタルコンパレータ８に入力さ
れる。デイジタルコンパレータ８はその比較基準
データとして、受信されたSIF検波出力が良好に
受信しうる程度のレベルのスレシユホールドレベ
ル９を保持しており、このスレシユホールドレベ
ル９を越えるコンパレータ入力７があつたとき、
レベル検出パルス１０が出力される。
タルバンドパスフイルタ（以下DBPF）４に入力
され、31.5kHz副チヤンネルFM信号５が抜き取
られる。このデイジタル信号の31.5kHz副チヤン
ネルFM信号５は、デイジタル整流回路６に入力
され、第１図中に動作説明のために記載した信号
５，７の波形からも容易に理解されるようにいわ
ゆる全波整流がデイジタル回路手段で行われる。
このようにデイジタル整流回路６で全波整流され
た信号７は、デイジタルコンパレータ８に入力さ
れる。デイジタルコンパレータ８はその比較基準
データとして、受信されたSIF検波出力が良好に
受信しうる程度のレベルのスレシユホールドレベ
ル９を保持しており、このスレシユホールドレベ
ル９を越えるコンパレータ入力７があつたとき、
レベル検出パルス１０が出力される。
ところで、Ａ／Ｄコンバータ２、DBPF４、デ
イジタル整流回路６及びデイジタルコンパレータ
８は、Ａ／Ｄコンバータ２のサンプリング周波数
samを基準に動作する。したがつて、デイジタ
ル整流回路６の出力は、第２図ａにその波形を示
すように離散値をとる。また、そのデイジタルコ
ンパレータ８によるコンパレータ出力は第２図ｂ
に示すような信号となる。
イジタル整流回路６及びデイジタルコンパレータ
８は、Ａ／Ｄコンバータ２のサンプリング周波数
samを基準に動作する。したがつて、デイジタ
ル整流回路６の出力は、第２図ａにその波形を示
すように離散値をとる。また、そのデイジタルコ
ンパレータ８によるコンパレータ出力は第２図ｂ
に示すような信号となる。
さて、第２図ｂに示すようなコンパレータ出力
をレベル判定回路１１に入力し、1/2・sam
〔sec〕に亘つてコンパレータ出力のパルスが得ら
れたか否かの判別を行う。すなわち、1/2・sam
〔sec〕期間中に１回でもパルス入力が得られた場
合には多重モードであると判別し、1/2・sam
〔sec〕期間中にパルス入力がない場合には、モノ
ラルモードであると判別する。そして、多重モー
ドであると判別したときに判定出力のパルスを出
力する。
をレベル判定回路１１に入力し、1/2・sam
〔sec〕に亘つてコンパレータ出力のパルスが得ら
れたか否かの判別を行う。すなわち、1/2・sam
〔sec〕期間中に１回でもパルス入力が得られた場
合には多重モードであると判別し、1/2・sam
〔sec〕期間中にパルス入力がない場合には、モノ
ラルモードであると判別する。そして、多重モー
ドであると判別したときに判定出力のパルスを出
力する。
このレベル判定回路１１の出力パルスを、直ち
にモノラル／多重モード判別出力として用いた場
合、大きな問題がある。すなわち、自動車、無線
機等から発生されるような単発のデイジタルコン
パレータ８のスレシユホールドレベルを越えるレ
ベルのパルス性雑音が、デイジタルコンパレータ
８の入力に混入していた場合、コンパレータ８の
出力に多重モード受信を示すパルスが発生し、そ
の結果受信モードが実際にはモノラルモードであ
つても、レベル判定回路１１出力として、誤つて
多重モードを示すパルスが得られるのである。
にモノラル／多重モード判別出力として用いた場
合、大きな問題がある。すなわち、自動車、無線
機等から発生されるような単発のデイジタルコン
パレータ８のスレシユホールドレベルを越えるレ
ベルのパルス性雑音が、デイジタルコンパレータ
８の入力に混入していた場合、コンパレータ８の
出力に多重モード受信を示すパルスが発生し、そ
の結果受信モードが実際にはモノラルモードであ
つても、レベル判定回路１１出力として、誤つて
多重モードを示すパルスが得られるのである。
そこで本発明では、レベル判定回路１１の出力
にさらにパルス回路１３を設けている。このパル
ス回路１３は、レベル判定回路１１の多重モード
受信状態を示すパルスを所定時間遅延させる手段
と、この遅延されたパルスと多重モードであるな
らば新たに所定時間後に入力されるべきパルスと
を比較し、多重モード受信状態であることを示す
パルスが継続して入力されていることを確認する
手段とから構成されている。この遅延時間は、ま
ず第１に副チヤンネルFM信号５が周期性を有し
ている点、第２に放送局側において、放送モード
をモノラルモードと多重モードとで切り替えると
き0.3secほどの時間間隔をおいてモードの切り替
えを行う点にもとづいて定める。従つて本実施例
では0.5secの遅延時間を有する遅延回路を用い
た。よつて時刻ｔにパルス回路１３に入力された
多重モードを示すパルスは0.5secパルス回路１３
に保持され、時刻ｔ＋0.5〔sec〕において同様の
多重モードを示すパルスが入力されたとき、パル
ス回路１３から多重モードを示すパルス信号が出
力される。一方、時刻ｔ＋0.5〔sec〕において多
重モードを示すパルスがなかつた場合、パルス回
路１３はモノラルモードを示す信号を出力する。
にさらにパルス回路１３を設けている。このパル
ス回路１３は、レベル判定回路１１の多重モード
受信状態を示すパルスを所定時間遅延させる手段
と、この遅延されたパルスと多重モードであるな
らば新たに所定時間後に入力されるべきパルスと
を比較し、多重モード受信状態であることを示す
パルスが継続して入力されていることを確認する
手段とから構成されている。この遅延時間は、ま
ず第１に副チヤンネルFM信号５が周期性を有し
ている点、第２に放送局側において、放送モード
をモノラルモードと多重モードとで切り替えると
き0.3secほどの時間間隔をおいてモードの切り替
えを行う点にもとづいて定める。従つて本実施例
では0.5secの遅延時間を有する遅延回路を用い
た。よつて時刻ｔにパルス回路１３に入力された
多重モードを示すパルスは0.5secパルス回路１３
に保持され、時刻ｔ＋0.5〔sec〕において同様の
多重モードを示すパルスが入力されたとき、パル
ス回路１３から多重モードを示すパルス信号が出
力される。一方、時刻ｔ＋0.5〔sec〕において多
重モードを示すパルスがなかつた場合、パルス回
路１３はモノラルモードを示す信号を出力する。
以上のように本発明によれば多重判定回路がデ
イジタル化されることにより、その他の音声処理
部と同一ICのチツプ上で構成することにより、
従来のアナログ方式に比較して、周辺部品をひじ
ように減少できるためにコストダウンの効果がひ
じように大である。
イジタル化されることにより、その他の音声処理
部と同一ICのチツプ上で構成することにより、
従来のアナログ方式に比較して、周辺部品をひじ
ように減少できるためにコストダウンの効果がひ
じように大である。
第１図は本発明の一実施例におけるテレビ音声
多重制御信号処理装置のブロツク線図、第２図は
同装置説明のための波形図である。 ２……Ａ／Ｄコンバータ、４……デイジタルバ
ンドパスフイルタ、６……デイジタル整流回路、
８……デイジタルコンパレータ、１１……レベル
判定回路、１３……パルス回路。
多重制御信号処理装置のブロツク線図、第２図は
同装置説明のための波形図である。 ２……Ａ／Ｄコンバータ、４……デイジタルバ
ンドパスフイルタ、６……デイジタル整流回路、
８……デイジタルコンパレータ、１１……レベル
判定回路、１３……パルス回路。
Claims (1)
- １ テレビ音声中間周波信号より検波された音声
多重コンポジツト信号をサンプリング周波数
samのPCM信号にアナログ−デイジタル変換す
るアナログ・デイジタルコンバータと、このアナ
ログ・デイジタルコンバータでデイジタル変換さ
れた音声多重コンポジツト信号から副チヤンネル
FM信号を抜き取るデイジタルバンドパスフイル
タと、前記副チヤンネルFM信号を全波整流する
デイジタル整流回路と、このデイジタル整流回路
の整流出力を入力としこの整流出力が設定スレシ
ユホールドレベル以下であるか否かの判定を行い
スレシユホールドレベルを越える整流出力が得ら
れることを示すパルスを出力するデイジタルコン
パレータと、コンパレータ出力を入力とし1/2・
sam期間中にコンパレータ出力パルスが得られ
たか否かを判定し、コンパレータ出力パルスが1/
２・sam期間中に得られたとき多重モード受信状
態であることを示すパルス信号を出力するレベル
判定回路と、前記レベル判定回路の出力パルス信
号を所定時間遅延させ、所定時間後に同じ受信モ
ードであることを示すレベル判定回路の出力パル
ス信号が得られたとき、この同一であると判定さ
れた受信モードを示すパルス信号を出力するパル
ス回路とを備えることを特徴とするテレビ音声多
重制御信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57124063A JPS5915381A (ja) | 1982-07-15 | 1982-07-15 | テレビ音声多重制御信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57124063A JPS5915381A (ja) | 1982-07-15 | 1982-07-15 | テレビ音声多重制御信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5915381A JPS5915381A (ja) | 1984-01-26 |
| JPH0119678B2 true JPH0119678B2 (ja) | 1989-04-12 |
Family
ID=14876033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57124063A Granted JPS5915381A (ja) | 1982-07-15 | 1982-07-15 | テレビ音声多重制御信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5915381A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61117982A (ja) * | 1984-11-13 | 1986-06-05 | Matsushita Electric Ind Co Ltd | 信号検出回路 |
-
1982
- 1982-07-15 JP JP57124063A patent/JPS5915381A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5915381A (ja) | 1984-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100746172B1 (ko) | 프론트앤드회로 | |
| MY103057A (en) | Digital radio frequency receiver | |
| TW353831B (en) | A receiver for digital broadcasting system | |
| KR900012446A (ko) | 결합된 디엠파시스 회로 및 노이즈 브랜커 | |
| US6957052B2 (en) | Transmission system, receiver, circuit, and method for removing interference components in a signal | |
| US4561115A (en) | Decoder for traffic information regional tone signals | |
| US5227794A (en) | Frequency multiplexed analog-digital conversion | |
| US5930308A (en) | Method and apparatus for detecting signaling tones in wide-band digitized cellular-telephone signals | |
| ES2017863A6 (es) | Circuito de seleccion automatica del sistema de sonido de una television de sistemas multiples. | |
| JPS5915381A (ja) | テレビ音声多重制御信号処理装置 | |
| JPH0412071B2 (ja) | ||
| JPS6349011Y2 (ja) | ||
| JPS6029260Y2 (ja) | 音声多重放送の制御信号の検出回路 | |
| JP3190865B2 (ja) | 遅延検波回路 | |
| EP0949772A3 (en) | Radio Data System (RDS) demodulator for receiving broadcast programmes carrying both Radio Data signals and ARI signals, comprising a digital filter means for obtaining a high attenuation of ARI signals | |
| JPS6348467B2 (ja) | ||
| JPS6372949U (ja) | ||
| JPH0358045U (ja) | ||
| JPS6239859B2 (ja) | ||
| JPS6238363Y2 (ja) | ||
| JPS6314508Y2 (ja) | ||
| JP2004080425A (ja) | 信号レベル検出装置 | |
| GB2217150A (en) | Voice/speech operated switch | |
| JPS639772B2 (ja) | ||
| JPH0777415B2 (ja) | 網制御信号検出装置 |