JPH01197844A - アドレス変換装置 - Google Patents
アドレス変換装置Info
- Publication number
- JPH01197844A JPH01197844A JP63023180A JP2318088A JPH01197844A JP H01197844 A JPH01197844 A JP H01197844A JP 63023180 A JP63023180 A JP 63023180A JP 2318088 A JP2318088 A JP 2318088A JP H01197844 A JPH01197844 A JP H01197844A
- Authority
- JP
- Japan
- Prior art keywords
- address
- associative memory
- flag
- limit
- registered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 238000007726 management method Methods 0.000 description 5
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は仮想計算機システムにおけるアドレス変換装置
に関し、特に記憶領域検索キーとしてセグメントテーブ
ル開始アドレス、仮想ページアドレスが登録され、該記
憶領域検索キーによって指定されるデータとして実ペー
ジアドレスが登録される連想メモリを有する仮想計算機
システムのアドレス変換装置に関する。
に関し、特に記憶領域検索キーとしてセグメントテーブ
ル開始アドレス、仮想ページアドレスが登録され、該記
憶領域検索キーによって指定されるデータとして実ペー
ジアドレスが登録される連想メモリを有する仮想計算機
システムのアドレス変換装置に関する。
従来、仮想計算機システムにおけるゲストＯＳのメモリ
管理の方法のひとつとして、アドレスリミットレジスタ
を利用する方法があった。アドレスリミットレジスタは
、ゲストｏｓの使用可能な範囲を示していて、その値は
ＶＭＣＰによって決定される。もし、ゲストＯ３がアド
レスリミットレジスタで指定されるメモリの範囲外をア
クセスした場合には、例外処理としてホストＯＳへ通知
される。
管理の方法のひとつとして、アドレスリミットレジスタ
を利用する方法があった。アドレスリミットレジスタは
、ゲストｏｓの使用可能な範囲を示していて、その値は
ＶＭＣＰによって決定される。もし、ゲストＯ３がアド
レスリミットレジスタで指定されるメモリの範囲外をア
クセスした場合には、例外処理としてホストＯＳへ通知
される。
第４図はこの種のメモリ管理の方法が適用されたアドレ
ス変換装置の従来例のブロク図である。
ス変換装置の従来例のブロク図である。
ベースレジスタ７はセグメントテーブル開始アドレスを
記憶する。仮想ページアドレスレジスタ３は仮想アドレ
スレジスタ１の中の仮想ページアドレスを記憶する。連
想メモリ４Ａにはセグメントテーブル開始アドレスと仮
想ページアドレスが記憶領域検索キーとして、また該記
憶領域検索キーに対応する実ページアドレスがデータと
して登録されている。実アドレスレジスタ５は、べ−ス
レジス゛り７および仮想ページアドレスレジスタ３にそ
れぞれ格納されているセグメントテーブル開始アドレス
、仮想ページアドレスを問合せ情報キーとして、ＶＭＣ
ＰまたはゲストｏＳが連想メモリ４Ａを検索した結果、
一致キーが存在した場合に出力される実ページアドレス
と、仮想アドレスレジスタｌから出力されるページ内ア
ドレス（仮想アドレスの変位）を結合させて保持する。
記憶する。仮想ページアドレスレジスタ３は仮想アドレ
スレジスタ１の中の仮想ページアドレスを記憶する。連
想メモリ４Ａにはセグメントテーブル開始アドレスと仮
想ページアドレスが記憶領域検索キーとして、また該記
憶領域検索キーに対応する実ページアドレスがデータと
して登録されている。実アドレスレジスタ５は、べ−ス
レジス゛り７および仮想ページアドレスレジスタ３にそ
れぞれ格納されているセグメントテーブル開始アドレス
、仮想ページアドレスを問合せ情報キーとして、ＶＭＣ
ＰまたはゲストｏＳが連想メモリ４Ａを検索した結果、
一致キーが存在した場合に出力される実ページアドレス
と、仮想アドレスレジスタｌから出力されるページ内ア
ドレス（仮想アドレスの変位）を結合させて保持する。
メモリ２は実アドレスレジスタ５の出力（実アドレス）
によってアドレスが与えられる。ページング手段６は、
ＶＭＣＰまたはゲストＯＳが連想メモリ４Ａを検索した
結果、該当するページが存在しなかったとき、ベースレ
ジスタ７とセグメントテーブルとページテーブルとを使
用してアドレス変換を行ない、該アドレス変換の結果と
して得られた実ページアドレスが、ＶＭＣＰまたは前記
ゲストＯ３が使用できるメモリ範囲内にあるか否かのチ
ェックを行なう、該実ページアドレスがその範囲内にあ
る場合には連想メモリ４Ａに登録され、メモリ範囲外に
ある場合には使用不可能なメモリ領域をアクセスしたと
して、ページング手段６はその旨をホストＯＳへ通知す
る。
によってアドレスが与えられる。ページング手段６は、
ＶＭＣＰまたはゲストＯＳが連想メモリ４Ａを検索した
結果、該当するページが存在しなかったとき、ベースレ
ジスタ７とセグメントテーブルとページテーブルとを使
用してアドレス変換を行ない、該アドレス変換の結果と
して得られた実ページアドレスが、ＶＭＣＰまたは前記
ゲストＯ３が使用できるメモリ範囲内にあるか否かのチ
ェックを行なう、該実ページアドレスがその範囲内にあ
る場合には連想メモリ４Ａに登録され、メモリ範囲外に
ある場合には使用不可能なメモリ領域をアクセスしたと
して、ページング手段６はその旨をホストＯＳへ通知す
る。
第５図は第４図のページング手段６の機能ブロック図で
ある。
ある。
仮想アドレスレジスタ１は、セグメントテーブル内アド
レス部１１とページテーブル内アドレス部１２に分けら
れる。ベースレジスタ７は、セグメントテーブル１４の
開始アドレスを実アドレスで表わしていて、セグメント
テーブル内アドレス部１１と加算されることによりセグ
メントテーブルヮード１５の読出しアドレスとなる。読
出されたセグメントテーブルワード１５は、ページテー
ブル１８の開始アドレスを表わしていて、ページテーブ
ル内アドレス部１２と加算されることにより、ページテ
ーブルワード１７の読出しアドレスとなる。読出された
ページテーブルワード１７は仮想アドレスレジスタ１の
内容に対応する実ページアドレスを表わしており、実ペ
ージアドレスレジスタ１８に保持される。セグメントテ
ーブル１４およびページテーブル１Ｂはメモリ２６に書
込まれている。さて、得られた実ページアドレスは、ま
ず、アドレスアッパーリミットレジスタ１９の内容と減
算器２１でチェックされる。もし実ページアドレスがア
ドレスアッパーリミットレジスタ１９の内容を越えてい
るならば、フリップフロップ２３がセットされる。また
、実ページアドレスとアドレスロウアーリミットレジス
タ２０の内容が減算器２２でチェックされ、実ページア
ドレスがアドレスロウアーリミットレジスタ２０の内容
を越えているならばフリップフロップ２３がセットされ
る。一方、ＶＭモードレジスタ８は、ＶＭＣＰが走行し
てゲストＯＳを管理する７ＭＭモードとゲストＯＳが走
行するＶＭＯＳモードとのいずれのＶＭモードで仮想計
算機システムが動作しているかを識別するモード識別情
報を保持し、モード識別情報は７ＭＭモードのとき°０
”、ＶＭＯＳモードのとき“１”である、フリップフロ
ップ２３とＶＭモードレジスタ８の内容はアンド回路２
５で論理積がとられ、７ＭＭモードのときは、アドレス
リミットレジスタ１８．２０によるチェックを無効とす
る。ＶＭＯＳモードの場合においてフリップフロップ２
３がセットされたときには使用不可能なメモリ領域をア
クセスしたとして、そのことがホストＯＳへ通知される
。７ＭＭモードまたはＶＭＯＳモードの場合においてア
ドレスリミットレジスタ１９．２０によるチェックを通
過したときには、ページテーブルワード１７かち得られ
た実ページアドレスが第４図の連想メモリ４Ａへ送られ
る。
レス部１１とページテーブル内アドレス部１２に分けら
れる。ベースレジスタ７は、セグメントテーブル１４の
開始アドレスを実アドレスで表わしていて、セグメント
テーブル内アドレス部１１と加算されることによりセグ
メントテーブルヮード１５の読出しアドレスとなる。読
出されたセグメントテーブルワード１５は、ページテー
ブル１８の開始アドレスを表わしていて、ページテーブ
ル内アドレス部１２と加算されることにより、ページテ
ーブルワード１７の読出しアドレスとなる。読出された
ページテーブルワード１７は仮想アドレスレジスタ１の
内容に対応する実ページアドレスを表わしており、実ペ
ージアドレスレジスタ１８に保持される。セグメントテ
ーブル１４およびページテーブル１Ｂはメモリ２６に書
込まれている。さて、得られた実ページアドレスは、ま
ず、アドレスアッパーリミットレジスタ１９の内容と減
算器２１でチェックされる。もし実ページアドレスがア
ドレスアッパーリミットレジスタ１９の内容を越えてい
るならば、フリップフロップ２３がセットされる。また
、実ページアドレスとアドレスロウアーリミットレジス
タ２０の内容が減算器２２でチェックされ、実ページア
ドレスがアドレスロウアーリミットレジスタ２０の内容
を越えているならばフリップフロップ２３がセットされ
る。一方、ＶＭモードレジスタ８は、ＶＭＣＰが走行し
てゲストＯＳを管理する７ＭＭモードとゲストＯＳが走
行するＶＭＯＳモードとのいずれのＶＭモードで仮想計
算機システムが動作しているかを識別するモード識別情
報を保持し、モード識別情報は７ＭＭモードのとき°０
”、ＶＭＯＳモードのとき“１”である、フリップフロ
ップ２３とＶＭモードレジスタ８の内容はアンド回路２
５で論理積がとられ、７ＭＭモードのときは、アドレス
リミットレジスタ１８．２０によるチェックを無効とす
る。ＶＭＯＳモードの場合においてフリップフロップ２
３がセットされたときには使用不可能なメモリ領域をア
クセスしたとして、そのことがホストＯＳへ通知される
。７ＭＭモードまたはＶＭＯＳモードの場合においてア
ドレスリミットレジスタ１９．２０によるチェックを通
過したときには、ページテーブルワード１７かち得られ
た実ページアドレスが第４図の連想メモリ４Ａへ送られ
る。
連想メモリ４Ａによるアドレス変換は次のようにして行
なわれる。ＶＭＣＰおよびゲストＯＳは、それぞれに対
応するセグメントテーブル開始アドレスと、仮想アドレ
スレジスタ１の仮想ページアドレスを問合せ情報キーと
して連想メモリ４Ａを検索する。該当する記憶領域検索
キーが連想メモリ４Ａに登録されているときには、対応
する実ページアドレスが連想メモリ４Ａから出力され、
実アドレスレジスタ５において仮想アドレスレジスタ１
から出力されたページ内アドレスと結合して実アドレス
が生成される。メモリ２のアドレスは実アドレスレジス
タ５の出力によって与えられる。
１連想メモリ４Ａを検索した結果、
該当するキーがなかったときには、ページング手段６は
ベースレジスタ７の内容と、仮想アドレスレジスタ１の
内容とから実ページアドレスを生成する。その実ページ
アドレスが、ＶＭＣＰまたは当該ゲストＯＳが使用でき
るメモリ慴域内にある場合には該実ページアドレスは、
そのとき連想メモリ４Ａに入力サレテいるベースレジス
タ７および仮想ヘーシアドレスレジスタ３の内容と共に
連想メモリ４Ａに登録される。そして再度、仮想ページ
アドレスレジスタ３とベースレジスタ７を使用して連想
メモリ４Ａがアクセスされて実アドレス５が生成される
０通常、アドレス変換によって得られた実ページアドレ
スをアドレスリミットレジスタ１９゜２０によってチェ
ックすることは、時間がかかるので、連想メモリ４Ａの
中に該当するページがなかった場合に限り行なわれてい
る。
なわれる。ＶＭＣＰおよびゲストＯＳは、それぞれに対
応するセグメントテーブル開始アドレスと、仮想アドレ
スレジスタ１の仮想ページアドレスを問合せ情報キーと
して連想メモリ４Ａを検索する。該当する記憶領域検索
キーが連想メモリ４Ａに登録されているときには、対応
する実ページアドレスが連想メモリ４Ａから出力され、
実アドレスレジスタ５において仮想アドレスレジスタ１
から出力されたページ内アドレスと結合して実アドレス
が生成される。メモリ２のアドレスは実アドレスレジス
タ５の出力によって与えられる。
１連想メモリ４Ａを検索した結果、
該当するキーがなかったときには、ページング手段６は
ベースレジスタ７の内容と、仮想アドレスレジスタ１の
内容とから実ページアドレスを生成する。その実ページ
アドレスが、ＶＭＣＰまたは当該ゲストＯＳが使用でき
るメモリ慴域内にある場合には該実ページアドレスは、
そのとき連想メモリ４Ａに入力サレテいるベースレジス
タ７および仮想ヘーシアドレスレジスタ３の内容と共に
連想メモリ４Ａに登録される。そして再度、仮想ページ
アドレスレジスタ３とベースレジスタ７を使用して連想
メモリ４Ａがアクセスされて実アドレス５が生成される
０通常、アドレス変換によって得られた実ページアドレ
スをアドレスリミットレジスタ１９゜２０によってチェ
ックすることは、時間がかかるので、連想メモリ４Ａの
中に該当するページがなかった場合に限り行なわれてい
る。
さて、ＶＭＣＰがあるゲストＯＳのアドレスリミットレ
ジスタ１９．２０の内容を変更して、ベースレジスタ７
の内容とアドレスリミットレジスタ１９、２０の内容の
対応関係を崩してしまうと、連想メモリ４Ａにすでに登
録されていてアクセスできなくなったページは、無効化
される必要があるので、ＶＭＣＰは連想メモリ４Ａの内
容をすべて無効化しなければならなかった。
ジスタ１９．２０の内容を変更して、ベースレジスタ７
の内容とアドレスリミットレジスタ１９、２０の内容の
対応関係を崩してしまうと、連想メモリ４Ａにすでに登
録されていてアクセスできなくなったページは、無効化
される必要があるので、ＶＭＣＰは連想メモリ４Ａの内
容をすべて無効化しなければならなかった。
上述した従来のＶＭＣＰによるメモリ管理の方法では、
あるゲストＯＳのベースレジスタ７の内容とアドレスリ
ミットレジスタ１９．２０の内容の対応関係が崩れてし
まうたびに、連想メモリの内容をすべて無効化しなけれ
ばならないが、連想メモリの容量はＩＫワードもあるの
ですべての登録をクリアするには多くの時間を要すると
いう欠点がある。
あるゲストＯＳのベースレジスタ７の内容とアドレスリ
ミットレジスタ１９．２０の内容の対応関係が崩れてし
まうたびに、連想メモリの内容をすべて無効化しなけれ
ばならないが、連想メモリの容量はＩＫワードもあるの
ですべての登録をクリアするには多くの時間を要すると
いう欠点がある。
本発明のアドレス変換装置は、
記憶領域検索キーとしてセグメントテーブル開始アドレ
ス、仮想ページアドレスが登録され、前記記憶領域検索
キーによって指定されるデータやして実ページアドレス
が登録される連想メモリと、前記連想メモリが検索され
た結果、該当する記憶領域検索キーが連想メモリに登録
されていなかったときにはベースレジスタと仮想アドレ
スレジスタの内容からのアドレス変換によって実ページ
アドレスを生成し、該実ページアドレスがアドレスリミ
ットの範囲内にあるか否かをチェックし、その範囲内に
ある場合には前記生成された実ページアドレスを連想メ
モリの登録入力として出力するページング手段を有し、
実ＣＰＵを走行させるホス）ＯＳの管理のもとで、ＶＭ
ＣＰが走行して複数のゲストＯＳを形成して制御するＶ
ＭＭモード、または前記ゲストＯＳが走行するＶＭＯＳ
モードで動作し、ＶＭＣＰは各ゲストｏＳが使用するメ
モリ領域のアドレスリミットを設定する仮想計３Ｉ＠シ
ステムのアドレス変換装置において、 アドレスリミットが変更されたときアドレスリミット変
更信号を生成して出力するアドレスリミット変更信号生
成回路と、 ゲストＯＳが使用するメモリ領域が変更前または変更後
のアドレスリミットで定義されたアドレス空間であるこ
とを標識するフラグであるアドレスリミット変更フラグ
を含み、該フラグの内容を前記アドレスリミット変更信
号に応じて変更してＶＭＯＳモード時に出力し、ＶＭＭ
モード時には該フラグの内容の出力が抑止される問合せ
フラグ生成回路を備え、 前記連想メモ・りは、前記セグメントテーブル開始アド
レス、前記仮想ページアドレス、前記実ページアドレス
が登録される領域の他、該実ページアドレスの登録時に
おける前記問合せフラグ生成回路の出力が登録される領
域である登録フラグを含み、 ＶＭＣＰはＶＭＭモード時毎に各ゲストＯＳのアドレス
リミットを設定し、各ゲストＯＳは、セグメントテーブ
ル開始アドレス、仮想ページアドレスの他に、問合せフ
ラグ生成回路の出力である問合せフラグを問合せ情報キ
ーとし、一方、連想メモリに登録されているセグメント
テーブル開始アドレス、仮想ページアドレスおよび登録
フラグの内容を記憶領域検索キーとして両キーを比較照
合し、該当する記憶領域検索キーが存在した場合には該
キーに対応する実ページアドレスを連想メモリから読出
し、該当する記憶領域検索キーが存在しなかった場合に
はページング手段によって実ページアドレスを生成して
該実ページアドレスが該ゲストＯＳに対して設定されて
いるアドレスリミットの範囲内にあるか否かをチェック
し、その範囲内にあったときには、該実ページアドレス
は連想メモリに入力されている問合せ情報キーと共に連
想メモリに登録される。
ス、仮想ページアドレスが登録され、前記記憶領域検索
キーによって指定されるデータやして実ページアドレス
が登録される連想メモリと、前記連想メモリが検索され
た結果、該当する記憶領域検索キーが連想メモリに登録
されていなかったときにはベースレジスタと仮想アドレ
スレジスタの内容からのアドレス変換によって実ページ
アドレスを生成し、該実ページアドレスがアドレスリミ
ットの範囲内にあるか否かをチェックし、その範囲内に
ある場合には前記生成された実ページアドレスを連想メ
モリの登録入力として出力するページング手段を有し、
実ＣＰＵを走行させるホス）ＯＳの管理のもとで、ＶＭ
ＣＰが走行して複数のゲストＯＳを形成して制御するＶ
ＭＭモード、または前記ゲストＯＳが走行するＶＭＯＳ
モードで動作し、ＶＭＣＰは各ゲストｏＳが使用するメ
モリ領域のアドレスリミットを設定する仮想計３Ｉ＠シ
ステムのアドレス変換装置において、 アドレスリミットが変更されたときアドレスリミット変
更信号を生成して出力するアドレスリミット変更信号生
成回路と、 ゲストＯＳが使用するメモリ領域が変更前または変更後
のアドレスリミットで定義されたアドレス空間であるこ
とを標識するフラグであるアドレスリミット変更フラグ
を含み、該フラグの内容を前記アドレスリミット変更信
号に応じて変更してＶＭＯＳモード時に出力し、ＶＭＭ
モード時には該フラグの内容の出力が抑止される問合せ
フラグ生成回路を備え、 前記連想メモ・りは、前記セグメントテーブル開始アド
レス、前記仮想ページアドレス、前記実ページアドレス
が登録される領域の他、該実ページアドレスの登録時に
おける前記問合せフラグ生成回路の出力が登録される領
域である登録フラグを含み、 ＶＭＣＰはＶＭＭモード時毎に各ゲストＯＳのアドレス
リミットを設定し、各ゲストＯＳは、セグメントテーブ
ル開始アドレス、仮想ページアドレスの他に、問合せフ
ラグ生成回路の出力である問合せフラグを問合せ情報キ
ーとし、一方、連想メモリに登録されているセグメント
テーブル開始アドレス、仮想ページアドレスおよび登録
フラグの内容を記憶領域検索キーとして両キーを比較照
合し、該当する記憶領域検索キーが存在した場合には該
キーに対応する実ページアドレスを連想メモリから読出
し、該当する記憶領域検索キーが存在しなかった場合に
はページング手段によって実ページアドレスを生成して
該実ページアドレスが該ゲストＯＳに対して設定されて
いるアドレスリミットの範囲内にあるか否かをチェック
し、その範囲内にあったときには、該実ページアドレス
は連想メモリに入力されている問合せ情報キーと共に連
想メモリに登録される。
あるゲストＯＳが使用するメモリ領域の７ドレスリミツ
トをＶＭＣｐが変更すると、アドレスリミット変更信号
生成回路はアドレスリミット変更信号を生成し、その信
号によって問合せフラグ生成回路のアドレスリミット変
更フラグの内容が変更される。その結果、ゲストＯ３が
連想メモリを検索するとき、変更後のアドレスリミット
に対応する所問合せフラグが問合せ情報キーとして連想
メモリに与えられる。一方、この時点では変更前のアド
レスリミットに対応する山問合せフラグが登録されてい
るから、アドレスリミット変更後、該ゲストＯＳによる
第１回目の検索では一致キーは存在せず、したがって検
索毎にページング手段によって実ページアドレスが生成
され、該実ページアドレスは新たなアドレスリミットの
範囲内に含まれているか否かがチェックされ、新たなア
ドレスリミットの範囲内に含まれている場合には、現在
連想メモリに入力されているセグメントテーブル開始ア
ドレス、仮想ページアドレス、所問合せフラグと共に連
想メモリに登録される。
トをＶＭＣｐが変更すると、アドレスリミット変更信号
生成回路はアドレスリミット変更信号を生成し、その信
号によって問合せフラグ生成回路のアドレスリミット変
更フラグの内容が変更される。その結果、ゲストＯ３が
連想メモリを検索するとき、変更後のアドレスリミット
に対応する所問合せフラグが問合せ情報キーとして連想
メモリに与えられる。一方、この時点では変更前のアド
レスリミットに対応する山問合せフラグが登録されてい
るから、アドレスリミット変更後、該ゲストＯＳによる
第１回目の検索では一致キーは存在せず、したがって検
索毎にページング手段によって実ページアドレスが生成
され、該実ページアドレスは新たなアドレスリミットの
範囲内に含まれているか否かがチェックされ、新たなア
ドレスリミットの範囲内に含まれている場合には、現在
連想メモリに入力されているセグメントテーブル開始ア
ドレス、仮想ページアドレス、所問合せフラグと共に連
想メモリに登録される。
したがって、旧アドレスリミットに対応する項目がクリ
アされないで連想メモリに登録されたままになっていて
も、旧アドレスリミットに対応する実ページアドレスが
アクセスされることはない。
アされないで連想メモリに登録されたままになっていて
も、旧アドレスリミットに対応する実ページアドレスが
アクセスされることはない。
次に１本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のアドレス変換装置の一実施例のブロッ
ク図、第２図は第１図のアドレスリミット変更信号生成
回路１０のブロック図、第３図は第１図の連想メモリ４
の１ワー゛ドを表わす図である。
ク図、第２図は第１図のアドレスリミット変更信号生成
回路１０のブロック図、第３図は第１図の連想メモリ４
の１ワー゛ドを表わす図である。
本実施例のアドレス変換装置は、第４図の従来のアドレ
ス変換装置に問合せフラグ生成回路９およびアドレスリ
ミット変更信号生成回路１０を付加し、さらに連想メモ
リ４Ａの代りに連想メモリ４を設けたものである。
ス変換装置に問合せフラグ生成回路９およびアドレスリ
ミット変更信号生成回路１０を付加し、さらに連想メモ
リ４Ａの代りに連想メモリ４を設けたものである。
アドレスリミット変更信号生成回路ｌＯは、第２図に示
されているように、メモリ３０の中に仮想計算機登録簿
（ＶＰＣＢ）３１をもち、この中にはゲストＯＳの情報
が格納されている。ＶＭＯＳモードからＶＭＭモードへ
移行するとき、アドレスアッパーリミットレジスタ１９
の内容は領域３３および３５へ退避される。また、アド
レスロウアーリミットレジスタ２０の内容は領域３２お
よび領域３４へ退避される。さて、ＶＭＣＰがある特定
のゲストＯＳの使用可能な領域を変更しようとする場合
には、該ゲス）ＯＳに対応するＶＰＣＢの領域３２およ
び領域３３を変更する。ＶＭＭモードからＶＭＯＳモー
ドへ移行するとき、ＶＭＣＰはアドレスリミットレジス
タ１９．２０を設定するが、そのとき次のようなチェッ
ク動作が行われる。領域３２のデータは新アドレスロウ
アーリミットレジスタ３６ヘロードされ、領域３４のデ
ータは旧アドレスロウアーリミットレジスタ３７ヘロー
ドされ、減算器３８によって減算されてキャリーが検出
される。また、領域３３のデータは新アドレスアッパー
リミットレジスタ３９ヘロードされ、領域３５のデータ
は旧アドレスアッパーリミットレジスタ４０ヘロードさ
れ、減算器４１で減算されてキャリーが検出される。減
算器３８および減算器４１で検出されたキャリーの論理
和は、アドレスリミット変更信号２７としてオア回路４
２から出力される。また、新アドレスロウアーリミット
レジスタ３６．新アドレスアッパーリミットレジスタ３
９の内容はそれぞれページング手段６のアドレスロウア
ーリミットレジスタ２０、アドレスアッパーリミットレ
ジスタ１８にロードされる。このように、ＶＭＣＰが新
たなアドレスリミットをＶＰＣＢ３１の領域３２または
／および３３に設定すると、新アドレスリミットはペー
ジング手段６のアドレスリミットレジスタ１８または／
および２０に書込まれるとともに、オア回路４２から“
１”のアドレスリミット変更信号が出力され′る。
されているように、メモリ３０の中に仮想計算機登録簿
（ＶＰＣＢ）３１をもち、この中にはゲストＯＳの情報
が格納されている。ＶＭＯＳモードからＶＭＭモードへ
移行するとき、アドレスアッパーリミットレジスタ１９
の内容は領域３３および３５へ退避される。また、アド
レスロウアーリミットレジスタ２０の内容は領域３２お
よび領域３４へ退避される。さて、ＶＭＣＰがある特定
のゲストＯＳの使用可能な領域を変更しようとする場合
には、該ゲス）ＯＳに対応するＶＰＣＢの領域３２およ
び領域３３を変更する。ＶＭＭモードからＶＭＯＳモー
ドへ移行するとき、ＶＭＣＰはアドレスリミットレジス
タ１９．２０を設定するが、そのとき次のようなチェッ
ク動作が行われる。領域３２のデータは新アドレスロウ
アーリミットレジスタ３６ヘロードされ、領域３４のデ
ータは旧アドレスロウアーリミットレジスタ３７ヘロー
ドされ、減算器３８によって減算されてキャリーが検出
される。また、領域３３のデータは新アドレスアッパー
リミットレジスタ３９ヘロードされ、領域３５のデータ
は旧アドレスアッパーリミットレジスタ４０ヘロードさ
れ、減算器４１で減算されてキャリーが検出される。減
算器３８および減算器４１で検出されたキャリーの論理
和は、アドレスリミット変更信号２７としてオア回路４
２から出力される。また、新アドレスロウアーリミット
レジスタ３６．新アドレスアッパーリミットレジスタ３
９の内容はそれぞれページング手段６のアドレスロウア
ーリミットレジスタ２０、アドレスアッパーリミットレ
ジスタ１８にロードされる。このように、ＶＭＣＰが新
たなアドレスリミットをＶＰＣＢ３１の領域３２または
／および３３に設定すると、新アドレスリミットはペー
ジング手段６のアドレスリミットレジスタ１８または／
および２０に書込まれるとともに、オア回路４２から“
１”のアドレスリミット変更信号が出力され′る。
問合せフラグ生成回路９は排他論理和回路９Ｉ、アドレ
スリミット変更フラグ９２．７Ｍモードレジスタ８．ア
ンド回路９３で構成されている。アドレスリミット変更
フラグ９２は、ゲストＯＳが使用しているメモリ領域は
アドレスリミット変更前／後のものであることを示す情
報を保持する。排他論理和回路９１はアドレスリミット
変更信号２７とアドレスリミット変更フラグ９２の出力
の排他論理和を生成してアドレスリミット変更フラグ９
２に出力する。したがって、アドレスリミット変更信号
が“１″の場合には、アドレスリミット変更フラグ９２
の内容は反転し、“０”の場合にはアドレスリミット変
更フラグ９２の内容はそのまま保存される。アンド回路
９３はアドレスリミット変更フラグ９２および７Ｍモー
ドレジスタ８の内容を入力し、ＶＭＯＳモードにおいて
はアドレスリミット変更フラグ９２の内容を連想メモリ
４に出力し、ＶＭＭモードにおいては該フラグ９２の内
容の出力が抑止される（アドレスリミット変更フラグ９
２の内容にかかわらず“０゛が出力される）、以下１問
合せフラグ生成回路９の、アドレスリミット変更前およ
び後の出力をそれぞれ旧、所問合せフラグと記す。
スリミット変更フラグ９２．７Ｍモードレジスタ８．ア
ンド回路９３で構成されている。アドレスリミット変更
フラグ９２は、ゲストＯＳが使用しているメモリ領域は
アドレスリミット変更前／後のものであることを示す情
報を保持する。排他論理和回路９１はアドレスリミット
変更信号２７とアドレスリミット変更フラグ９２の出力
の排他論理和を生成してアドレスリミット変更フラグ９
２に出力する。したがって、アドレスリミット変更信号
が“１″の場合には、アドレスリミット変更フラグ９２
の内容は反転し、“０”の場合にはアドレスリミット変
更フラグ９２の内容はそのまま保存される。アンド回路
９３はアドレスリミット変更フラグ９２および７Ｍモー
ドレジスタ８の内容を入力し、ＶＭＯＳモードにおいて
はアドレスリミット変更フラグ９２の内容を連想メモリ
４に出力し、ＶＭＭモードにおいては該フラグ９２の内
容の出力が抑止される（アドレスリミット変更フラグ９
２の内容にかかわらず“０゛が出力される）、以下１問
合せフラグ生成回路９の、アドレスリミット変更前およ
び後の出力をそれぞれ旧、所問合せフラグと記す。
連想メモリ４の１ワードは、Ｍ３ｖ！Ｊに示されている
ように、仮想ページアドレス５０、セグメントテーブル
開始アドレス５１、有効ビット５３と、該仮想ページア
ドレス５０およびセグメントテーブル開始アドレス５１
に対応する実ページアドレス５４のほか、該実ページア
ドレスが登録された際の問合せフラグ生成回路９の出力
（問合せフラグ）が登録されている。以下１問合せフラ
グが登録されている連想メモリのビットを登録フラグ５
２と記す。
ように、仮想ページアドレス５０、セグメントテーブル
開始アドレス５１、有効ビット５３と、該仮想ページア
ドレス５０およびセグメントテーブル開始アドレス５１
に対応する実ページアドレス５４のほか、該実ページア
ドレスが登録された際の問合せフラグ生成回路９の出力
（問合せフラグ）が登録されている。以下１問合せフラ
グが登録されている連想メモリのビットを登録フラグ５
２と記す。
連想メモリ４を検索するときには、仮想ページアドレス
５０、セグメントテーブル開始アドレス５１および登録
フラグ５２のすべてが記憶領域検索キーとして参照され
る。
５０、セグメントテーブル開始アドレス５１および登録
フラグ５２のすべてが記憶領域検索キーとして参照され
る。
次に、本実施例の動作を説明する。
あるゲストＯＳが使用するメモリ領域のロウアーおよび
アッパーリミットを変更するときには、ＶＭＣｐは該ゲ
ストＯＳに対応するＶＰＣＢ３１の領域３２および３３
にそれぞれアドレスロウアーリミットおよびアドレスア
ッパーリミットを設定する。その結果、アドレスリミッ
ト変更信号生成回路１０は新アドレスリミットレジスタ
３８．３９を介してページング手段６のアドレスリミッ
トレジスタ２０．１９に新アドレスリミットをロードす
るとともに、アドレスリミット変更後号２７を生成して
問合せフラグ生成回路９へ出力し、該ゲストＯＳに対応
するアドレスリミット変更フラグ９？の内容を変更する
。したがって、当該ゲストＯＳが動作するＶＭＯＳモー
ドでは仮想ページアドレスレジスタ３．ベースレジスタ
７の内容とともに、所問合せフラグが問合せ情報として
連想メギリ４へ出力される。しかし、この時点では登録
フラグ５２には旧問合せフラグが格納されているので、
当該ゲストＯＳによる第１回目の検索においては一致キ
ーは存在しない、したがって、第１回目の検索毎にペー
ジング手段６がアドレス変換を行い、生成された実ペー
ジアドレスが新アドレスリミットの範囲内にあるか否か
をチェックし、その範囲内にある場合には、該実ページ
アドレスは、連想メモリ４に入力されている問合せ情報
とともに連想メモリ４に登録された後、再度検索される
。その結果、アドレスリミット変更後には新聞合せフラ
グを含むワードと旧問合せフラグを含むワードが連想メ
モリ４に共存して書込まれているけれど。
アッパーリミットを変更するときには、ＶＭＣｐは該ゲ
ストＯＳに対応するＶＰＣＢ３１の領域３２および３３
にそれぞれアドレスロウアーリミットおよびアドレスア
ッパーリミットを設定する。その結果、アドレスリミッ
ト変更信号生成回路１０は新アドレスリミットレジスタ
３８．３９を介してページング手段６のアドレスリミッ
トレジスタ２０．１９に新アドレスリミットをロードす
るとともに、アドレスリミット変更後号２７を生成して
問合せフラグ生成回路９へ出力し、該ゲストＯＳに対応
するアドレスリミット変更フラグ９？の内容を変更する
。したがって、当該ゲストＯＳが動作するＶＭＯＳモー
ドでは仮想ページアドレスレジスタ３．ベースレジスタ
７の内容とともに、所問合せフラグが問合せ情報として
連想メギリ４へ出力される。しかし、この時点では登録
フラグ５２には旧問合せフラグが格納されているので、
当該ゲストＯＳによる第１回目の検索においては一致キ
ーは存在しない、したがって、第１回目の検索毎にペー
ジング手段６がアドレス変換を行い、生成された実ペー
ジアドレスが新アドレスリミットの範囲内にあるか否か
をチェックし、その範囲内にある場合には、該実ページ
アドレスは、連想メモリ４に入力されている問合せ情報
とともに連想メモリ４に登録された後、再度検索される
。その結果、アドレスリミット変更後には新聞合せフラ
グを含むワードと旧問合せフラグを含むワードが連想メ
モリ４に共存して書込まれているけれど。
アドレスリミット変更後には、連想メモリ４の旧問合せ
フラグを含むワードから実ページアドレスが読出される
ことはない、したがって、アドレスリミット変更毎に、
連想メモリ４をクリアする必要はない。
フラグを含むワードから実ページアドレスが読出される
ことはない、したがって、アドレスリミット変更毎に、
連想メモリ４をクリアする必要はない。
アドレスリミットが変更されないゲストＯＳが動作する
ＶＭＯＳモードでは、アドレスリミット ゛変更信号２
７は“０″になり、アドレスリミット変更フラグ９２の
内容は変更されない、したがって１問合せフラグと登録
フラグの内容はいずれも旧問合せフラグであるので、ｗ
ＩＪ１図のアドレス変換装置は第４図の装置と同様な動
作をする。
ＶＭＯＳモードでは、アドレスリミット ゛変更信号２
７は“０″になり、アドレスリミット変更フラグ９２の
内容は変更されない、したがって１問合せフラグと登録
フラグの内容はいずれも旧問合せフラグであるので、ｗ
ＩＪ１図のアドレス変換装置は第４図の装置と同様な動
作をする。
（発明の効果〕
以上説明したように本発明は、連想メモリに登録されて
いる実ページアドレスが、ゲストＯＳのアドレスリミッ
ト変更前または後のメモリ範囲に属していることを標識
するフラグを連想メモリの登録項目に付加し、かつ、ア
クセスしようとする実ページアドレスがゲストＯＳのア
ドレスリミット変更前または後のメモリ範囲に属してい
ることを標識するフラグの内容を、仮想ページアドレス
、セグメントテーブル開始アドレスとともに問合せ情報
キーとして連想メモリに与えることにより、アドレスリ
ミット変更前のメモリ領域に属する実ページアドレスが
、アドレスリミット変更後にアクセスされることが抑止
され、その結果、ＶＭＣＰがアドレスリミットレジスタ
の内容を変更してベースレジスタとアドレスリミットレ
ジスタの対応関係を崩してしまったとき、すでに連想メ
モリに登録されていてアクセスできなくなったページを
無効化するために連想メモリ中の全登録の無効化を行う
必要がなくなり、その分だけメモリ管理のための時間を
減少させることができる効果がある。
いる実ページアドレスが、ゲストＯＳのアドレスリミッ
ト変更前または後のメモリ範囲に属していることを標識
するフラグを連想メモリの登録項目に付加し、かつ、ア
クセスしようとする実ページアドレスがゲストＯＳのア
ドレスリミット変更前または後のメモリ範囲に属してい
ることを標識するフラグの内容を、仮想ページアドレス
、セグメントテーブル開始アドレスとともに問合せ情報
キーとして連想メモリに与えることにより、アドレスリ
ミット変更前のメモリ領域に属する実ページアドレスが
、アドレスリミット変更後にアクセスされることが抑止
され、その結果、ＶＭＣＰがアドレスリミットレジスタ
の内容を変更してベースレジスタとアドレスリミットレ
ジスタの対応関係を崩してしまったとき、すでに連想メ
モリに登録されていてアクセスできなくなったページを
無効化するために連想メモリ中の全登録の無効化を行う
必要がなくなり、その分だけメモリ管理のための時間を
減少させることができる効果がある。
第１図は本発明のアドレス変換装置の一実施例のブロッ
ク図、第２図は第１図のアドレスリミット変更信号生成
回路１０のブロック図、第３図は第１図の連想メモリ４
の１ワードを表わす図、第４図はアドレス変換装置の従
来例のブロック図、第５図は第４図のベージング手段６
の機能ブロック図である。 １・・・・・・仮想アドレスレジスタ、２・・・・・・
メモリ、 ３・・・・・・仮想ページアドレスレジスタ、４・・・
・・・連想メモリ、 ５・・・・・・実アドレスレジスタ、 ６・・・・・・ページング手段、 ７・・・・・・ベースレジスタ。 ８・・・・・・ＶＭモードレジスタ、 ９・・・・・・問合せフラグ生成回路、９電・・・排他
論理和回路、 ９２・・・アドレスリミット変更フラグ、９３・・・ア
ンド回路、 ＩＯ・・・・・・アドレスリミット変更信号生成回路、
２７・・・・・・アドレスリミット変更信号、３１・・
・・・・ｖＰＣＢ、 ３８、３７・・・アドレスロウアーリミットレジスタ、
３９、４０・・・アドレスアッパーリミットレジスタ、
３８、４１・・・減算器。 ４２・・・・・・オア回路、 ５０・・・・・・仮想ページアドレス、５！・・・・・
・セグメントテーブル開始アドレス、５２・・・・・・
登録フラグ、 ５３・・・・・・増動ビット、 ５４・・・・・・実ページアドレス。
ク図、第２図は第１図のアドレスリミット変更信号生成
回路１０のブロック図、第３図は第１図の連想メモリ４
の１ワードを表わす図、第４図はアドレス変換装置の従
来例のブロック図、第５図は第４図のベージング手段６
の機能ブロック図である。 １・・・・・・仮想アドレスレジスタ、２・・・・・・
メモリ、 ３・・・・・・仮想ページアドレスレジスタ、４・・・
・・・連想メモリ、 ５・・・・・・実アドレスレジスタ、 ６・・・・・・ページング手段、 ７・・・・・・ベースレジスタ。 ８・・・・・・ＶＭモードレジスタ、 ９・・・・・・問合せフラグ生成回路、９電・・・排他
論理和回路、 ９２・・・アドレスリミット変更フラグ、９３・・・ア
ンド回路、 ＩＯ・・・・・・アドレスリミット変更信号生成回路、
２７・・・・・・アドレスリミット変更信号、３１・・
・・・・ｖＰＣＢ、 ３８、３７・・・アドレスロウアーリミットレジスタ、
３９、４０・・・アドレスアッパーリミットレジスタ、
３８、４１・・・減算器。 ４２・・・・・・オア回路、 ５０・・・・・・仮想ページアドレス、５！・・・・・
・セグメントテーブル開始アドレス、５２・・・・・・
登録フラグ、 ５３・・・・・・増動ビット、 ５４・・・・・・実ページアドレス。
Claims (1)
- 【特許請求の範囲】 １、記憶領域検索キーとしてセグメントテーブル開始ア
ドレス、仮想ページアドレスが登録され、前記記憶領域
検索キーによって指定されるデータとして実ページアド
レスが登録される連想メモリと、前記連想メモリが検索
された結果、該当する記憶領域検索キーが連想メモリに
登録されていなかったときにはベースレジスタと仮想ア
ドレスレジスタの内容からのアドレス変換によって実ペ
ージアドレスを生成し、該実ページアドレスがアドレス
リミットの範囲内にあるか否かをチェックし、その範囲
内にある場合には前記生成された実ページアドレスを連
想メモリの登録入力として出力するページング手段を有
し、実ＣＰＵを走行させるホストＯＳの管理のもとで、
ＶＭＣＰが走行して複数のゲストＯＳを形成して制御す
るＶＭＭモード、または前記ゲストＯＳが走行するＶＭ
ＯＳモードで動作し、ＶＭＣＰは各ゲストＯＳが使用す
るメモリ領域のアドレスリミットを設定する仮想計算機
システムのアドレス変換装置において、 アドレスリミットが変更されたときアドレスリミット変
更信号を生成して出力するアドレスリミット変更信号生
成回路と、 ゲストＯＳが使用するメモリ領域が変更前または変更後
のアドレスリミットで定義されたアドレス空間であるこ
とを標識するフラグであるアドレスリミット変更フラグ
を含み、該フラグの内容を前記アドレスリミット変更信
号に応じて変更してＶＭＯＳモード時に出力し、ＶＭＭ
モード時には該フラグの内容の出力が抑止される問合せ
フラグ生成回路を備え、 前記連想メモリは、前記セグメントテーブル開始アドレ
ス、前記仮想ページアドレス、前記実ページアドレスが
登録される領域の他、該実ページアドレスの登録時にお
ける前記問合せフラグ生成回路の出力が登録される領域
である登録フラグを含み、 ＶＭＣＰはＶＭＭモード時毎に各ゲストＯＳのアドレス
リミットを設定し、各ゲストＯＳは、セグメントテーブ
ル開始アドレス、仮想ページアドレスの他に、問合せフ
ラグ生成回路の出力である問合せフラグを問合せ情報キ
ーとし、一方、連想メモリに登録されているセグメント
テーブル開始アドレス、仮想ページアドレスおよび登録
フラグの内容を記憶領域検索キーとして両キーを比較照
合し、該当する記憶領域検索キーが存在した場合には該
キーに対応する実ページアドレスを連想メモリから読出
し、該当する記憶領域検索キーが存在しなかった場合に
はページング手段によって実ページアドレスを生成して
該実ページアドレスが該ゲストＯＳに対して設定されて
いるアドレスリミットの範囲内にあるか否かをチェック
し、その範囲内にあったときには、該実ページアドレス
は連想メモリに入力されている問合せ情報キーと共に連
想メモリに登録されることを特徴とするアドレス変換装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63023180A JPH01197844A (ja) | 1988-02-02 | 1988-02-02 | アドレス変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63023180A JPH01197844A (ja) | 1988-02-02 | 1988-02-02 | アドレス変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01197844A true JPH01197844A (ja) | 1989-08-09 |
Family
ID=12103445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63023180A Pending JPH01197844A (ja) | 1988-02-02 | 1988-02-02 | アドレス変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01197844A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010010765A1 (ja) * | 2008-07-22 | 2010-01-28 | 日本電気株式会社 | 仮想計算機装置、仮想計算機システム、仮想計算機プログラム、および、制御方法 |
| JP2011018196A (ja) * | 2009-07-09 | 2011-01-27 | Fujitsu Ltd | キャッシュメモリ |
-
1988
- 1988-02-02 JP JP63023180A patent/JPH01197844A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010010765A1 (ja) * | 2008-07-22 | 2010-01-28 | 日本電気株式会社 | 仮想計算機装置、仮想計算機システム、仮想計算機プログラム、および、制御方法 |
| US8776054B2 (en) | 2008-07-22 | 2014-07-08 | Nec Corporation | Flexible access control for a virtual computer device, virtual computer system, and virtual computer program, and method for controlling the same |
| JP2011018196A (ja) * | 2009-07-09 | 2011-01-27 | Fujitsu Ltd | キャッシュメモリ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5852738A (en) | Method and apparatus for dynamically controlling address space allocation | |
| CN1993683B (zh) | 体系结构事件期间维持处理器资源 | |
| KR920004400B1 (ko) | 가상계산기시스템 | |
| US8661181B2 (en) | Memory protection unit in a virtual processing environment | |
| US6446034B1 (en) | Processor emulation virtual memory address translation | |
| EP1891533B1 (en) | Translating loads for accelerating virtualized partition | |
| US20140108701A1 (en) | Memory protection unit in a virtual processing environment | |
| JPH04320553A (ja) | アドレス変換機構 | |
| US6427162B1 (en) | Separate code and data contexts: an architectural approach to virtual text sharing | |
| CN101107593A (zh) | 支持虚拟机环境中的地址转换的方法及装置 | |
| US7269825B1 (en) | Method and system for relative address translation | |
| US7734892B1 (en) | Memory protection and address translation hardware support for virtual machines | |
| US5530823A (en) | Hit enhancement circuit for page-table-look-aside-buffer | |
| CN114063934A (zh) | 数据更新装置、方法及电子设备 | |
| US5764944A (en) | Method and apparatus for TLB invalidation mechanism for protective page fault | |
| US7519791B2 (en) | Address conversion technique in a context switching environment | |
| JPH01197844A (ja) | アドレス変換装置 | |
| CA2029628A1 (en) | Translation look aside buffer with parallel exception checking and update bypass | |
| US6918023B2 (en) | Method, system, and computer program product for invalidating pretranslations for dynamic memory removal | |
| JP2523502B2 (ja) | リカ−シブ仮想計算機の制御方式 | |
| JP3061818B2 (ja) | マイクロ・プロセッサ用アクセス・モニタ装置 | |
| JPH02231659A (ja) | 例外アドレス検出装置 | |
| JP2001282616A (ja) | メモリ管理方式 | |
| JP2635310B2 (ja) | アドレス変換装置 | |
| JPH01177654A (ja) | アドレス変換装置 |