JPH01198213A - Digital protective relay - Google Patents
Digital protective relayInfo
- Publication number
- JPH01198213A JPH01198213A JP63022325A JP2232588A JPH01198213A JP H01198213 A JPH01198213 A JP H01198213A JP 63022325 A JP63022325 A JP 63022325A JP 2232588 A JP2232588 A JP 2232588A JP H01198213 A JPH01198213 A JP H01198213A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- digital
- data
- value
- digital data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ディジタル保護継電器に関し、より具体的に
は、そのアナログの入力回路におけるオフセント電圧の
影響を除去する手段を備えたディジタル保護継電器に関
する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a digital protective relay, and more particularly to a digital protective relay equipped with means for eliminating the effects of offset voltages in its analog input circuit. .
第3図はディジタル保護継電器の一般的な基本構成の一
例を示すためのブロック図であり、たとえば社団法人電
気協同研究会発行の「電気協同研究」第41巻第4号(
昭和61年1月発行)に「ディジタルリレー」と題して
示されている。Figure 3 is a block diagram showing an example of the general basic configuration of a digital protective relay.
(published in January 1986) under the title ``Digital Relay.''
図中、1は入力変換器であり、電力系統lOに接続され
ている。この入力変換器1は、保護対象の電力系統10
の電圧または電流値を適当な電圧信号(アナログ信号)
に変換する複数の変流器11.12・・・1nにて構成
されている。In the figure, 1 is an input converter, which is connected to the power grid IO. This input converter 1 is connected to a power system 10 to be protected.
convert the voltage or current value into an appropriate voltage signal (analog signal)
It is composed of a plurality of current transformers 11, 12, .
2はフィルタ回路であり、入力変換器1の各変流器11
.12・・・1nから出力されるアナログの電圧信号に
含まれる高調波成分等を除去して電力系統10の基本周
波数、たとえば50または6011zを抽出してアナロ
グデータとして出力する。2 is a filter circuit, and each current transformer 11 of the input converter 1
.. 12...1n, the fundamental frequency of the power system 10, for example 50 or 6011z, is extracted and output as analog data.
3はサンプルホールド回路であり、フィルタ回路2から
出力されたアナログデータを所定のサンプリングタイミ
ングにおいてその時点の値に保持する。Reference numeral 3 denotes a sample and hold circuit, which holds the analog data output from the filter circuit 2 at the value at that time at a predetermined sampling timing.
以上の変流器11(または12・・・In)とフィルタ
回路2とサンプルホールド回路3とで構成される1チヤ
ネルの回路が複数備えられており、各サンプルホールド
回路3の出力はマルチプレクサ4に与えられている。A plurality of one-channel circuits each consisting of the current transformer 11 (or 12...In), filter circuit 2, and sample-and-hold circuit 3 are provided, and the output of each sample-and-hold circuit 3 is sent to a multiplexer 4. It is given.
マルチプレクサ4は各サンプルホールド回路3の出力を
A/D変換器5へ切換え出力する。具体的には、各サン
プルホールド回路3は同一のサンプリングタイミングに
てアナログデータを保持するため、マルチプレクサ4は
各サンプルホールド回路3を順次的にA/D変換器5に
切換え接続することにより、各サンプルホールド回路3
が保持しているアナログデータを順次A/D変換器5へ
出力する。The multiplexer 4 switches and outputs the output of each sample hold circuit 3 to the A/D converter 5. Specifically, since each sample and hold circuit 3 holds analog data at the same sampling timing, the multiplexer 4 sequentially switches and connects each sample and hold circuit 3 to the A/D converter 5. Sample hold circuit 3
sequentially outputs the analog data held by the A/D converter 5 to the A/D converter 5.
A/Di換器5はマルチプレクサ4から与えられるアナ
ログデータをたとえば16ビツトのディジタルデータに
変換して演算手段であるCPU6へ出力する。The A/Di converter 5 converts the analog data provided from the multiplexer 4 into, for example, 16-bit digital data and outputs it to the CPU 6, which is an arithmetic means.
CPU6はA/D変換器5から与えられるディジタルデ
ータを所定のプログラムに従ってソフトウェア処理し、
その結果、たとえば電力系統内での故障等が発生してい
ると判断される場合には系統を遮断する等の動作を行う
。The CPU 6 processes the digital data given from the A/D converter 5 using software according to a predetermined program.
As a result, if it is determined that a failure or the like has occurred within the power system, for example, an operation such as cutting off the system is performed.
ところで、上述のようなディジタル保護継電器では、フ
ィルタ回路2は演算増幅器を使用した回路構成が多く採
用される。しかし、演算増幅器は入力が零の場合にもオ
フセット電圧と称されるある一定電圧(通常数mV)が
発生する。またサンプルホールド回路3も通常はフィル
タ回路2と同様に演算増幅器を使用しているので、同様
にオフセント電圧が発生する。Incidentally, in the digital protection relay as described above, the filter circuit 2 often has a circuit configuration using an operational amplifier. However, even when the input is zero, an operational amplifier generates a certain voltage (usually several mV) called an offset voltage. Further, since the sample hold circuit 3 also normally uses an operational amplifier like the filter circuit 2, an offset voltage is generated similarly.
このようなオフセット電圧は、それぞれの回路の出力で
ある電圧を表すアナログ信号に重畳した状態で出力され
るので、アナログ−ディジタル変換後のディジタルデー
タにも相当分が含まれる。Since such an offset voltage is output in a state where it is superimposed on an analog signal representing the voltage output from each circuit, a considerable amount is also included in the digital data after analog-to-digital conversion.
このディジタルデータに含まれるオフセット電圧相当分
の値は誤差になるが、従来は以下のようにしてこのオフ
セント電圧の除去を行っていた。The value equivalent to the offset voltage included in this digital data becomes an error, but conventionally, this offset voltage has been removed as follows.
その第1は、入力が零の際の出力電圧が零になるように
演算増幅器のオフセント電圧を可変抵抗により調整する
手法である。The first method is to adjust the offset voltage of the operational amplifier using a variable resistor so that the output voltage becomes zero when the input is zero.
この場合、可変抵抗の調整は人手に頼らねばならず、更
に入力チャネル数、即ち変流器とフィルタ回路とサンプ
ルホールド回路のセット数だけ個別に調整を行う必要が
ある。In this case, the adjustment of the variable resistance must be done manually, and furthermore, it is necessary to individually adjust the variable resistance by the number of input channels, that is, the number of sets of current transformers, filter circuits, and sample-and-hold circuits.
また、演算増幅器等の回路構成要素は、温度あるいは経
年劣化等によりオフセット電圧が変化する可能性が太き
(、その調整作業をより煩雑化させる。In addition, there is a high possibility that the offset voltage of circuit components such as operational amplifiers will change due to temperature or deterioration over time (this makes the adjustment work more complicated).
第2は、A/D変換後に差分処理を行う手法である。よ
り具体的には、オフセット電圧は直流成分であり電力系
統の電圧、電流成分は基本周波数の正弦波信号であるた
め、直流成分の除去のためにある時刻のデータとそれ以
前の数サンプリングタイミング前のデータとの差分演算
を行うことによりオフセント除去が可能である。The second method is to perform differential processing after A/D conversion. More specifically, the offset voltage is a DC component, and the voltage and current components of the power system are sine wave signals with a fundamental frequency. Therefore, in order to remove the DC component, data at a certain time and several sampling timings before that are used to remove the DC component. Offcents can be removed by performing a difference calculation with the data.
この差分処理は一種のディジタルフィルタとしても機能
するため、装置の動作速度を高速化する目的でたとえば
30°前のデータを減算する処理を採用すると、6倍の
基本周波数を通過ピークとする周波数特性となり、基本
周波数でのゲインが著しく低下する。このため、通常は
基本周波数でピークゲインになる周波数特性を有する1
80°前のデータを減算する差分処理が採用される。し
かしこの場合でも、系統周波数が5011zであれば1
0酩間のデータが必要になるので、高速動作を要求され
る使用のディジタル保護継電器では実用性に乏しい。更
に、差分処理は一種のディジタルフィルタとして機能す
るため、ディジタル保護継電器の特性自体にも影響を及
ぼす。This difference processing also functions as a kind of digital filter, so if a process is adopted to subtract data from 30 degrees earlier, for example, in order to speed up the operation speed of the device, the frequency characteristic will have a pass peak that is 6 times the fundamental frequency. As a result, the gain at the fundamental frequency decreases significantly. For this reason, 1 which usually has a frequency characteristic with a peak gain at the fundamental frequency.
Difference processing is used to subtract data 80 degrees earlier. However, even in this case, if the system frequency is 5011z, 1
Since data between zero and zero is required, it is impractical for digital protective relays that require high-speed operation. Furthermore, since differential processing functions as a type of digital filter, it also affects the characteristics of the digital protective relay itself.
本発明は以上のような従来のディジタル保護継電器にお
けるオフセント電圧除去に際しての問題点の解決を目的
としてなされたものであり、人手に頼らず、また差分処
理の如く継電器特性に影響を及ぼさずにオフセット電圧
の影響を除去可能なディジタル保護継電器を提供を目的
とする。The present invention was made with the aim of solving the above-mentioned problems in removing offset voltage in conventional digital protective relays. The purpose is to provide a digital protective relay that can eliminate the effects of voltage.
本発明のディジタル保護継電器はオフセット電圧の除去
に際して、入力データがある一定の電圧レベルを基準と
して振動する正弦波であることに着目して、非常に多数
、たとえば65536(2” )個のデータを順次加算
すると正弦波成分は基本周波数の各1サイクル単位で零
になり、最終的には直流成分のみが残されることを利用
して、残された直流成分を加算回数で除する、即ち平均
値を求める構成を採っている。When removing offset voltage, the digital protection relay of the present invention focuses on the fact that the input data is a sine wave that oscillates with a certain voltage level as a reference, and uses a very large number of data, for example, 65536 (2") pieces of data. When sequentially added, the sine wave component becomes zero for each cycle of the fundamental frequency, and in the end, only the DC component remains. Taking advantage of this fact, divide the remaining DC component by the number of additions, that is, the average value. The structure is designed to seek the following.
本発明のディジタル保護継電器では、ディジタルデータ
の演算によりオフセント値が算出されるので、各ディジ
タルデータからこのオフセントを差引くのみでオフセッ
ト値の除去が可能になる。In the digital protection relay of the present invention, since the offset value is calculated by calculating the digital data, the offset value can be removed simply by subtracting the offset from each digital data.
以下、本発明をその実施例を示す図面を参照して詳述す
る。Hereinafter, the present invention will be explained in detail with reference to the drawings showing embodiments thereof.
なお、本発明のディジタル保護継電器のハードウェア構
成そのものは従来と基本的には同一である。即ち、第3
図に示す如く、電力系統10に接続されていて、保護対
象の電力系統10の電圧または電流値を適当な電圧信号
(アナログ信号)に変換する複数の変流器11.12・
・・1nにて構成されている入力変換器1.入力変換器
1の各変流器11.12・・・1nから出力されるアナ
ログの電圧信号に含まれる高調波成分等を除去して電力
系統10の基本周波数、たとえば50または60Hzを
抽出してアナログデータとして出力するフィルタ回路2
.フィルタ回路2から出力されたアナログデータを所定
のサンプリングタイミングにおいてその時点の値に保持
するサンプルホールド回路3.マルチプレクサ4. A
/D変換器5及びCPU6等にて構成されている。The hardware configuration of the digital protective relay of the present invention is basically the same as that of the conventional one. That is, the third
As shown in the figure, there are a plurality of current transformers 11, 12, 11, 12, 12, 12, 12, 12, 12, 12, 22, 22, 22, 32, 32, 22, 22, 32, 32, 32, 42, 32, 32, 43, 43, 43, 43, 43, 43, 43, 44, 44, 44, 44, 34 34 44 4 4 3 4 3 4 3 3 3 3 3 4 4 current transformer current transformers were connected to the power grid 10 and convert the voltage or current value of the power grid 10 to be protected into an appropriate voltage signal (analog signal).
. . 1n, an input converter 1. The fundamental frequency of the power system 10, for example 50 or 60 Hz, is extracted by removing harmonic components etc. contained in the analog voltage signals output from the current transformers 11, 12...1n of the input converter 1. Filter circuit 2 outputting as analog data
.. A sample hold circuit 3 that holds the analog data output from the filter circuit 2 at a value at that time at a predetermined sampling timing. Multiplexer 4. A
It is composed of a /D converter 5, a CPU 6, etc.
変流器11(または12・・・In)とフィルタ回路2
とサンプルホールド回路3とで構成される1チヤネルの
回路は複数備えられており、各サンプルホールド回路3
の出力はマルチプレクサ4に与えられている。Current transformer 11 (or 12...In) and filter circuit 2
A plurality of one-channel circuits each consisting of a sample and hold circuit 3 are provided, and each sample and hold circuit 3
The output of is given to multiplexer 4.
マルチプレクサ4は各サンプルホールド回路3の出力を
A/D変換器5へ切換え出力する。具体的には、各サン
プルホールド回路3は同一のサンプリングタイミングに
てアナログデータを保持するため、マルチプレクサ4は
各サンプルホールド回路3を順次的にA/D変換器5に
切換え接続することにより、各サンプルホールド回路3
が保持しているアナログデータを順次A/D変換器5へ
出力する。The multiplexer 4 switches and outputs the output of each sample hold circuit 3 to the A/D converter 5. Specifically, since each sample and hold circuit 3 holds analog data at the same sampling timing, the multiplexer 4 sequentially switches and connects each sample and hold circuit 3 to the A/D converter 5. Sample hold circuit 3
sequentially outputs the analog data held by the A/D converter 5 to the A/D converter 5.
A/D変換器5はマルチプレクサ4から与えられるアナ
ログデータをたとえば16ビツトのディジタルデータに
変換して演算手段であるCPU6へ出力する。The A/D converter 5 converts the analog data provided from the multiplexer 4 into, for example, 16-bit digital data and outputs it to the CPU 6, which is an arithmetic means.
CPU6はA/D変換器5から与えられるディジタルデ
ータを所定のプログラムに従ってソフトウェア処理し、
その結果、たとえば電力系統内での故障等が発生してい
ると判断される場合には系統を遮する等の動作を行う。The CPU 6 processes the digital data given from the A/D converter 5 using software according to a predetermined program.
As a result, if it is determined that a failure or the like has occurred within the power system, for example, an operation such as shutting off the system is performed.
ところで、本発明のディジタル保護継電器はこのCPU
6による演算処理内容に特徴を有している。By the way, the digital protection relay of the present invention is
It is characterized by the content of the arithmetic processing according to No. 6.
以下、このCPU6の演算処理内容について詳述する。Hereinafter, the content of the arithmetic processing by the CPU 6 will be explained in detail.
第1図は本発明に係るディジタル保護継゛電器のオフセ
ット電圧除去の手順を示すフローチャートであり、実際
には演算手段としてのCP[I6により実行される。FIG. 1 is a flowchart showing a procedure for removing offset voltage of a digital protection relay according to the present invention, which is actually executed by CP[I6 as a calculation means.
まず、本発明のディジタル保護継電器に電源が投入され
ると、オフセット値O5の初期値OSIが0に設定され
る(ステップSl)。First, when the digital protection relay of the present invention is powered on, the initial value OSI of the offset value O5 is set to 0 (step Sl).
次に、データ番号nが1に、またデータ積算値tUMが
Oにそれぞれ設定され(ステップS2)、この後実際の
データの読込みが行われる。即ち、各サンプリングタイ
ミングにおいてデータV (t)が読込まれ(ステップ
S3)、爾後の各サンプリングタイミングにおいて、デ
ータ番号nが1ずつインクリメントされると共に、それ
ぞれのサンプリングタイミングにおいて得られたデータ
V (t)にデータ積算値SUNが積算される(ステッ
プS4)。Next, the data number n is set to 1 and the data integrated value tUM is set to O (step S2), after which actual data reading is performed. That is, data V (t) is read at each sampling timing (step S3), and at each subsequent sampling timing, the data number n is incremented by 1, and the data V (t) obtained at each sampling timing is read. The data integrated value SUN is integrated (step S4).
このステップS4においてデータV (t)がデータ積
算値St1Mに加算された後、データV (t)からオ
フセット値O5(電源投入直後0)が差引かれ、その残
余がそのサンプリングタイミングの時点のデータV(1
)として取込まれる。In this step S4, after the data V (t) is added to the data integrated value St1M, an offset value O5 (0 immediately after power-on) is subtracted from the data V (t), and the remainder is the data V at that sampling timing. (1
).
そして、このステップ83〜S5の処理が所定数、本実
施例では後述する理由により65536(2” )回反
復される(ステップS6)。Then, the processing of steps 83 to S5 is repeated a predetermined number of times, in this embodiment, 65536 (2'') times for reasons to be described later (step S6).
以上のようにして65536(2” )個のデータV
(t)の積算値SUNが得られると、これをサンプル数
、即ち65536 (2” )で除してデータV (t
)の平均値が求められ、これが新たなオフセット値O3
1とされ、記憶される (ステップS7)。As described above, 65536 (2”) pieces of data V
When the integrated value SUN of (t) is obtained, this is divided by the number of samples, that is, 65536 (2"), and the data V (t
) is calculated, and this is the new offset value O3.
1 and stored (step S7).
そして、この時点(サンプリングタイミング)から上述
同様にして次に再度65536(2”)個のデータが積
算されると、データV (t)の平均値が求められてこ
れが新たなオフセット値OS2とされる。Then, from this point (sampling timing), when 65536 (2") pieces of data are integrated again in the same manner as described above, the average value of the data V (t) is calculated and this is used as the new offset value OS2. Ru.
ここで、新たなオフセント値O8を求めるためのサンプ
リング数を65536 (2”)とした理由について説
明する。通常、ディジタル保護継電器のCPUには16
ビツト仕様が使用されるが、16ビツトマイクロプロセ
ツサにおいては216での除算が極めて簡単な処理にて
可能であることによる。即ち、216個の1ワードデー
タ加算により2ワードデータになるが、これを216で
除算するということは2ワードデータの内の上位の1ワ
ードがそのまま除算結果を表しているので、マイクロプ
ロセッサによる処理が極めて単純化されるという利点が
ある。Here, we will explain the reason why the number of samples to obtain the new offset value O8 was set to 65536 (2"). Normally, the CPU of a digital protective relay has 16
The bit specification is used because division by 216 is a very simple process in a 16-bit microprocessor. In other words, the addition of 216 1-word data results in 2-word data, but dividing this by 216 means that the upper 1 word of the 2-word data directly represents the division result, so processing by the microprocessor is required. It has the advantage that it is extremely simplified.
勿論、たとえば215を用いることにしても、データの
ピントシフトにより容易に処理可能であることはいうま
でもない。Of course, even if 215 is used, for example, it can be easily processed by shifting the focus of the data.
さて、本発明の上述の実施例について、より具体的に検
討すると、たとえば電力系統の基本周波数を50Hz、
サンプリング周波数を基本周波数の電気角30゛ とす
ると、216回のサンプリング周期は約109秒(=1
150x360/30x 2 ”)になる。Now, when considering the above-described embodiment of the present invention in more detail, for example, if the fundamental frequency of the power system is 50Hz,
If the sampling frequency is 30 degrees electrical angle of the fundamental frequency, the 216 sampling period is approximately 109 seconds (=1
150x360/30x 2”).
即ち、ディジタル保護継電器への電源印加後約109秒
間はオフセント値O3を0としたままでディジタル保護
継電器は動作し、爾後はそれぞれ約190秒経過の都度
、オフセット値O8が更新される。この場合、電力系統
において何等かの故障が発生した場合には、−時的に入
力に直流成分あるいは高周波成分が重畳するが、故障継
続は通常数10m5乃至数秒間であるので、本実施例の
如く約109秒の平均値を採ることにより、故障等の影
響は実用的には無視出来る程度に拡散する。That is, for about 109 seconds after power is applied to the digital protection relay, the digital protection relay operates with the offset value O3 kept at 0, and thereafter, the offset value O8 is updated every time about 190 seconds have elapsed. In this case, if some kind of failure occurs in the power system, a DC component or a high frequency component will be superimposed on the input temporarily, but the failure usually lasts for several tens of meters to several seconds. By taking an average value of about 109 seconds, the influence of failures and the like is diffused to such an extent that it can be practically ignored.
なお上記実施例では、周期的にオフセット値を算出する
ためのサンプリングデータ数を、ディジタル保護継電器
への電源投入時から一定(216)にしているが、電源
投入時からの第1回目のみ他に比して短くすることによ
り、ディジタル保護継電器の運用上の不安あるいはテス
ト時の不便さを解消することが可能である。このような
実施例の手順を示すフローチャートを第2図に示す。In the above embodiment, the number of sampling data for periodically calculating the offset value is kept constant (216) from the time the power is turned on to the digital protective relay, but the number of sampling data is kept constant (216) from the time the power is turned on. By making the length shorter than that, it is possible to eliminate concerns about the operation of the digital protective relay or inconvenience during testing. A flowchart showing the procedure of such an embodiment is shown in FIG.
このフローチャートでは、ステップS1からステップS
5まで及びステップS7は前述の第1図のフローチャー
トと全く同様の処理であり、第1図のステップS6に対
応するステップSIOにおいてデータ番号nが211に
なった場合に新たなオフセット値051を算出するよう
にしている。これにより、ディジタル保護継電器の電源
投入時から約8.5秒間のみオフセット値O8が0とさ
れる。In this flowchart, steps S1 to S
5 and step S7 are exactly the same processes as in the flowchart of FIG. 1 described above, and when the data number n becomes 211 in step SIO corresponding to step S6 of FIG. 1, a new offset value of 051 is calculated. I try to do that. As a result, the offset value O8 is set to 0 for only about 8.5 seconds after the digital protection relay is powered on.
そして、爾後はステップ512〜S17はそれぞれ第1
図のステップ82〜S7と全く同様の処理が行われて、
それぞれ216個のデータサンプリング数の都度、即ち
約109秒間隔でオフセット値O3が更新される。After that, steps 512 to S17 are performed in the first
Exactly the same processing as steps 82 to S7 in the figure is performed,
The offset value O3 is updated every time the number of data samples is 216, that is, at an interval of about 109 seconds.
なお、この第2の実施例においても、その演算処理はC
PU6により実行されることは言うまでもない。In this second embodiment as well, the arithmetic processing is performed using C.
Needless to say, this is executed by the PU6.
以上詳述したように、本発明のディジタル保護継電器に
よれば、フィルタ回路及びサンプルホールド回路等に使
用されている演算増幅器のオフセット電圧の影響を自動
的且つ完全に除去することが可能になり、また温度変化
あるいは経年変化にも対応可能である。更に、差分処理
によるオフセット除去のように電気角180°前のデー
タを使用することはないので、ディジタル保j4N!電
器の高速動作が保証される。As detailed above, according to the digital protection relay of the present invention, it is possible to automatically and completely eliminate the influence of offset voltage of operational amplifiers used in filter circuits, sample-and-hold circuits, etc. It can also respond to changes in temperature or changes over time. Furthermore, unlike offset removal using differential processing, data from 180 electrical degrees earlier is not used, so digital preservation is j4N! Guarantees high-speed operation of electrical appliances.
第1図は本発明に係るディジタル保護継電器のオフセッ
ト電圧除去のための演算処理手順の一実施例を示すフロ
ーチャート、第2図は他の実施例を示すフローチャート
、第3図はディジタル保護継電器の一般的な構成を示す
ブロック図である。
2・−・フィルタ回路 3・・・サンプルホールド回
路 5・・・A/D変換器 6・・・CPU 1
0・・・電力系統
なお、各図中同一符号は同−又は相当′部分を示す。Fig. 1 is a flowchart showing one embodiment of the arithmetic processing procedure for removing offset voltage of a digital protective relay according to the present invention, Fig. 2 is a flowchart showing another embodiment, and Fig. 3 is a general flowchart of a digital protective relay. FIG. 2 is a block diagram showing a typical configuration. 2... Filter circuit 3... Sample hold circuit 5... A/D converter 6... CPU 1
0...Electric power system Note that the same reference numerals in each figure indicate the same or equivalent parts.
Claims (1)
本周波数成分を抽出するフィルタ回路と、該フィルタ回
路の出力を時系列的にサンプリングして保持するサンプ
ルホールド回路と、該サンプルホールド回路に保持され
たアナログデータをアナログ−ディジタル変換するA/
D変換器と、該A/D変換器が出力するディジタルデー
タについて所定の演算処理を行う演算手段とを備え、前
記演算手段の演算処理結果に応じて動作するディジタル
保護継電器において、 前記演算手段は、 前記電力系統の周波数に比して充分に長い 所定時間を計時する計時手段と、 該計時手段による前記所定時間の計時の間 に前記A/D変換器が出力するディジタルデータを積算
する積算手段と、 該積算手段による積算結果から各ディジタ ルデータの平均値をオフセット電圧値として算出する平
均値算出手段と を備えたことを特徴とするディジタル保護 継電器。[Claims] 1. A filter circuit that extracts a fundamental frequency component from an electrical signal representing a voltage or current value of a power system, and a sample hold circuit that samples and holds the output of the filter circuit in time series; An A/D converter that converts the analog data held in the sample and hold circuit from analog to digital.
A digital protective relay comprising a D converter and a calculation means for performing predetermined calculation processing on digital data output from the A/D converter, and operates according to the calculation processing result of the calculation means, wherein the calculation means is , a timer for measuring a predetermined time that is sufficiently long compared to the frequency of the power system; and an integrating means for integrating digital data output by the A/D converter during the timer's measurement of the predetermined time. A digital protective relay comprising: an average value calculation means for calculating an average value of each digital data as an offset voltage value from the integration result by the integration means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63022325A JP2652184B2 (en) | 1988-02-01 | 1988-02-01 | Digital protection relay |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63022325A JP2652184B2 (en) | 1988-02-01 | 1988-02-01 | Digital protection relay |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01198213A true JPH01198213A (en) | 1989-08-09 |
| JP2652184B2 JP2652184B2 (en) | 1997-09-10 |
Family
ID=12079559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63022325A Expired - Lifetime JP2652184B2 (en) | 1988-02-01 | 1988-02-01 | Digital protection relay |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2652184B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0378421A (en) * | 1989-08-17 | 1991-04-03 | Toshiba Corp | Protective relay |
| JPH0641347U (en) * | 1992-10-28 | 1994-05-31 | 日新電機株式会社 | AC filter equipment digital relay for protection |
| KR19990083313A (en) * | 1998-04-21 | 1999-11-25 | 니시무로 타이죠 | System protection relay equipment |
| JP2009142051A (en) * | 2007-12-06 | 2009-06-25 | Meidensha Corp | Digital relay measurement error correction method |
| JP5680260B1 (en) * | 2014-06-13 | 2015-03-04 | 三菱電機株式会社 | Digital protection relay |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5297662A (en) * | 1976-02-10 | 1977-08-16 | Nec Corp | Offset compensation circuit |
| JPS59226615A (en) * | 1983-05-31 | 1984-12-19 | ウエスチングハウス エレクトリック コ−ポレ−ション | Offset compensator |
-
1988
- 1988-02-01 JP JP63022325A patent/JP2652184B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5297662A (en) * | 1976-02-10 | 1977-08-16 | Nec Corp | Offset compensation circuit |
| JPS59226615A (en) * | 1983-05-31 | 1984-12-19 | ウエスチングハウス エレクトリック コ−ポレ−ション | Offset compensator |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0378421A (en) * | 1989-08-17 | 1991-04-03 | Toshiba Corp | Protective relay |
| JPH0641347U (en) * | 1992-10-28 | 1994-05-31 | 日新電機株式会社 | AC filter equipment digital relay for protection |
| KR19990083313A (en) * | 1998-04-21 | 1999-11-25 | 니시무로 타이죠 | System protection relay equipment |
| JP2009142051A (en) * | 2007-12-06 | 2009-06-25 | Meidensha Corp | Digital relay measurement error correction method |
| JP5680260B1 (en) * | 2014-06-13 | 2015-03-04 | 三菱電機株式会社 | Digital protection relay |
| WO2015189996A1 (en) * | 2014-06-13 | 2015-12-17 | 三菱電機株式会社 | Digital protection relay |
| KR20170005073A (en) | 2014-06-13 | 2017-01-11 | 미쓰비시덴키 가부시키가이샤 | Digital protection relay |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2652184B2 (en) | 1997-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4596977A (en) | Dual slope analog to digital converter with out-of-range reset | |
| KR970707485A (en) | DIGITAL TRIMMING OF ON-CHIP ANALOG COMPONENTS | |
| US4907165A (en) | Electric energy measuring method | |
| US4885656A (en) | Digital protective relay | |
| JPH01198213A (en) | Digital protective relay | |
| JPS5767327A (en) | Error testing device | |
| JP3272865B2 (en) | A / D conversion method for power system digital protection controller | |
| JP2004132797A (en) | Method and apparatus for measuring internal impedance of storage battery | |
| JP3114541B2 (en) | Accuracy adjustment method for analog-to-digital conversion circuit | |
| US6584365B1 (en) | Electronic trip device with offset correction means | |
| JPH08181614A (en) | A/d converter circuit and method obtaining interpolation data | |
| JPH0568321A (en) | Automatic monitor for digital protective relay | |
| JPS61170222A (en) | Inspection circuit for input section in digital protective relay | |
| JPH0620239Y2 (en) | Data processing device | |
| EP1008861A1 (en) | AC calibration apparatus | |
| JP3235402B2 (en) | Digital protection relay | |
| JP2860980B2 (en) | Harmonic detector | |
| JP2735347B2 (en) | Digital type protection control device | |
| JPH0919044A (en) | Test method of digital protective relay device | |
| RU1798733C (en) | Device for measurement of resistance | |
| SU1123042A1 (en) | Device for checking vehicle operation | |
| JPS62136923A (en) | Test equipment for analog-digital converter | |
| JP2943355B2 (en) | AC voltage difference voltage calculation method | |
| JPH0637635A (en) | Error correction method for analog input section | |
| KR950025808A (en) | Selective Ground Relay and Control Method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080523 Year of fee payment: 11 |