JPH01198213A - ディジタル保護継電器 - Google Patents
ディジタル保護継電器Info
- Publication number
- JPH01198213A JPH01198213A JP63022325A JP2232588A JPH01198213A JP H01198213 A JPH01198213 A JP H01198213A JP 63022325 A JP63022325 A JP 63022325A JP 2232588 A JP2232588 A JP 2232588A JP H01198213 A JPH01198213 A JP H01198213A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- digital
- data
- value
- digital data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ディジタル保護継電器に関し、より具体的に
は、そのアナログの入力回路におけるオフセント電圧の
影響を除去する手段を備えたディジタル保護継電器に関
する。
は、そのアナログの入力回路におけるオフセント電圧の
影響を除去する手段を備えたディジタル保護継電器に関
する。
第３図はディジタル保護継電器の一般的な基本構成の一
例を示すためのブロック図であり、たとえば社団法人電
気協同研究会発行の「電気協同研究」第４１巻第４号（
昭和６１年１月発行）に「ディジタルリレー」と題して
示されている。
例を示すためのブロック図であり、たとえば社団法人電
気協同研究会発行の「電気協同研究」第４１巻第４号（
昭和６１年１月発行）に「ディジタルリレー」と題して
示されている。
図中、１は入力変換器であり、電力系統ｌＯに接続され
ている。この入力変換器１は、保護対象の電力系統１０
の電圧または電流値を適当な電圧信号（アナログ信号）
に変換する複数の変流器１１．１２・・・１ｎにて構成
されている。
ている。この入力変換器１は、保護対象の電力系統１０
の電圧または電流値を適当な電圧信号（アナログ信号）
に変換する複数の変流器１１．１２・・・１ｎにて構成
されている。
２はフィルタ回路であり、入力変換器１の各変流器１１
．１２・・・１ｎから出力されるアナログの電圧信号に
含まれる高調波成分等を除去して電力系統１０の基本周
波数、たとえば５０または６０１１ｚを抽出してアナロ
グデータとして出力する。
．１２・・・１ｎから出力されるアナログの電圧信号に
含まれる高調波成分等を除去して電力系統１０の基本周
波数、たとえば５０または６０１１ｚを抽出してアナロ
グデータとして出力する。
３はサンプルホールド回路であり、フィルタ回路２から
出力されたアナログデータを所定のサンプリングタイミ
ングにおいてその時点の値に保持する。
出力されたアナログデータを所定のサンプリングタイミ
ングにおいてその時点の値に保持する。
以上の変流器１１（または１２・・・Ｉｎ）とフィルタ
回路２とサンプルホールド回路３とで構成される１チヤ
ネルの回路が複数備えられており、各サンプルホールド
回路３の出力はマルチプレクサ４に与えられている。
回路２とサンプルホールド回路３とで構成される１チヤ
ネルの回路が複数備えられており、各サンプルホールド
回路３の出力はマルチプレクサ４に与えられている。
マルチプレクサ４は各サンプルホールド回路３の出力を
Ａ／Ｄ変換器５へ切換え出力する。具体的には、各サン
プルホールド回路３は同一のサンプリングタイミングに
てアナログデータを保持するため、マルチプレクサ４は
各サンプルホールド回路３を順次的にＡ／Ｄ変換器５に
切換え接続することにより、各サンプルホールド回路３
が保持しているアナログデータを順次Ａ／Ｄ変換器５へ
出力する。
Ａ／Ｄ変換器５へ切換え出力する。具体的には、各サン
プルホールド回路３は同一のサンプリングタイミングに
てアナログデータを保持するため、マルチプレクサ４は
各サンプルホールド回路３を順次的にＡ／Ｄ変換器５に
切換え接続することにより、各サンプルホールド回路３
が保持しているアナログデータを順次Ａ／Ｄ変換器５へ
出力する。
Ａ／Ｄｉ換器５はマルチプレクサ４から与えられるアナ
ログデータをたとえば１６ビツトのディジタルデータに
変換して演算手段であるＣＰＵ６へ出力する。
ログデータをたとえば１６ビツトのディジタルデータに
変換して演算手段であるＣＰＵ６へ出力する。
ＣＰＵ６はＡ／Ｄ変換器５から与えられるディジタルデ
ータを所定のプログラムに従ってソフトウェア処理し、
その結果、たとえば電力系統内での故障等が発生してい
ると判断される場合には系統を遮断する等の動作を行う
。
ータを所定のプログラムに従ってソフトウェア処理し、
その結果、たとえば電力系統内での故障等が発生してい
ると判断される場合には系統を遮断する等の動作を行う
。
ところで、上述のようなディジタル保護継電器では、フ
ィルタ回路２は演算増幅器を使用した回路構成が多く採
用される。しかし、演算増幅器は入力が零の場合にもオ
フセット電圧と称されるある一定電圧（通常数ｍＶ）が
発生する。またサンプルホールド回路３も通常はフィル
タ回路２と同様に演算増幅器を使用しているので、同様
にオフセント電圧が発生する。
ィルタ回路２は演算増幅器を使用した回路構成が多く採
用される。しかし、演算増幅器は入力が零の場合にもオ
フセット電圧と称されるある一定電圧（通常数ｍＶ）が
発生する。またサンプルホールド回路３も通常はフィル
タ回路２と同様に演算増幅器を使用しているので、同様
にオフセント電圧が発生する。
このようなオフセット電圧は、それぞれの回路の出力で
ある電圧を表すアナログ信号に重畳した状態で出力され
るので、アナログ−ディジタル変換後のディジタルデー
タにも相当分が含まれる。
ある電圧を表すアナログ信号に重畳した状態で出力され
るので、アナログ−ディジタル変換後のディジタルデー
タにも相当分が含まれる。
このディジタルデータに含まれるオフセット電圧相当分
の値は誤差になるが、従来は以下のようにしてこのオフ
セント電圧の除去を行っていた。
の値は誤差になるが、従来は以下のようにしてこのオフ
セント電圧の除去を行っていた。
その第１は、入力が零の際の出力電圧が零になるように
演算増幅器のオフセント電圧を可変抵抗により調整する
手法である。
演算増幅器のオフセント電圧を可変抵抗により調整する
手法である。
この場合、可変抵抗の調整は人手に頼らねばならず、更
に入力チャネル数、即ち変流器とフィルタ回路とサンプ
ルホールド回路のセット数だけ個別に調整を行う必要が
ある。
に入力チャネル数、即ち変流器とフィルタ回路とサンプ
ルホールド回路のセット数だけ個別に調整を行う必要が
ある。
また、演算増幅器等の回路構成要素は、温度あるいは経
年劣化等によりオフセット電圧が変化する可能性が太き
（、その調整作業をより煩雑化させる。
年劣化等によりオフセット電圧が変化する可能性が太き
（、その調整作業をより煩雑化させる。
第２は、Ａ／Ｄ変換後に差分処理を行う手法である。よ
り具体的には、オフセット電圧は直流成分であり電力系
統の電圧、電流成分は基本周波数の正弦波信号であるた
め、直流成分の除去のためにある時刻のデータとそれ以
前の数サンプリングタイミング前のデータとの差分演算
を行うことによりオフセント除去が可能である。
り具体的には、オフセット電圧は直流成分であり電力系
統の電圧、電流成分は基本周波数の正弦波信号であるた
め、直流成分の除去のためにある時刻のデータとそれ以
前の数サンプリングタイミング前のデータとの差分演算
を行うことによりオフセント除去が可能である。
この差分処理は一種のディジタルフィルタとしても機能
するため、装置の動作速度を高速化する目的でたとえば
３０°前のデータを減算する処理を採用すると、６倍の
基本周波数を通過ピークとする周波数特性となり、基本
周波数でのゲインが著しく低下する。このため、通常は
基本周波数でピークゲインになる周波数特性を有する１
８０°前のデータを減算する差分処理が採用される。し
かしこの場合でも、系統周波数が５０１１ｚであれば１
０酩間のデータが必要になるので、高速動作を要求され
る使用のディジタル保護継電器では実用性に乏しい。更
に、差分処理は一種のディジタルフィルタとして機能す
るため、ディジタル保護継電器の特性自体にも影響を及
ぼす。
するため、装置の動作速度を高速化する目的でたとえば
３０°前のデータを減算する処理を採用すると、６倍の
基本周波数を通過ピークとする周波数特性となり、基本
周波数でのゲインが著しく低下する。このため、通常は
基本周波数でピークゲインになる周波数特性を有する１
８０°前のデータを減算する差分処理が採用される。し
かしこの場合でも、系統周波数が５０１１ｚであれば１
０酩間のデータが必要になるので、高速動作を要求され
る使用のディジタル保護継電器では実用性に乏しい。更
に、差分処理は一種のディジタルフィルタとして機能す
るため、ディジタル保護継電器の特性自体にも影響を及
ぼす。
本発明は以上のような従来のディジタル保護継電器にお
けるオフセント電圧除去に際しての問題点の解決を目的
としてなされたものであり、人手に頼らず、また差分処
理の如く継電器特性に影響を及ぼさずにオフセット電圧
の影響を除去可能なディジタル保護継電器を提供を目的
とする。
けるオフセント電圧除去に際しての問題点の解決を目的
としてなされたものであり、人手に頼らず、また差分処
理の如く継電器特性に影響を及ぼさずにオフセット電圧
の影響を除去可能なディジタル保護継電器を提供を目的
とする。
本発明のディジタル保護継電器はオフセット電圧の除去
に際して、入力データがある一定の電圧レベルを基準と
して振動する正弦波であることに着目して、非常に多数
、たとえば６５５３６（２” ）個のデータを順次加算
すると正弦波成分は基本周波数の各１サイクル単位で零
になり、最終的には直流成分のみが残されることを利用
して、残された直流成分を加算回数で除する、即ち平均
値を求める構成を採っている。
に際して、入力データがある一定の電圧レベルを基準と
して振動する正弦波であることに着目して、非常に多数
、たとえば６５５３６（２” ）個のデータを順次加算
すると正弦波成分は基本周波数の各１サイクル単位で零
になり、最終的には直流成分のみが残されることを利用
して、残された直流成分を加算回数で除する、即ち平均
値を求める構成を採っている。
本発明のディジタル保護継電器では、ディジタルデータ
の演算によりオフセント値が算出されるので、各ディジ
タルデータからこのオフセントを差引くのみでオフセッ
ト値の除去が可能になる。
の演算によりオフセント値が算出されるので、各ディジ
タルデータからこのオフセントを差引くのみでオフセッ
ト値の除去が可能になる。
以下、本発明をその実施例を示す図面を参照して詳述す
る。
る。
なお、本発明のディジタル保護継電器のハードウェア構
成そのものは従来と基本的には同一である。即ち、第３
図に示す如く、電力系統１０に接続されていて、保護対
象の電力系統１０の電圧または電流値を適当な電圧信号
（アナログ信号）に変換する複数の変流器１１．１２・
・・１ｎにて構成されている入力変換器１．入力変換器
１の各変流器１１．１２・・・１ｎから出力されるアナ
ログの電圧信号に含まれる高調波成分等を除去して電力
系統１０の基本周波数、たとえば５０または６０Ｈｚを
抽出してアナログデータとして出力するフィルタ回路２
．フィルタ回路２から出力されたアナログデータを所定
のサンプリングタイミングにおいてその時点の値に保持
するサンプルホールド回路３．マルチプレクサ４． Ａ
／Ｄ変換器５及びＣＰＵ６等にて構成されている。
成そのものは従来と基本的には同一である。即ち、第３
図に示す如く、電力系統１０に接続されていて、保護対
象の電力系統１０の電圧または電流値を適当な電圧信号
（アナログ信号）に変換する複数の変流器１１．１２・
・・１ｎにて構成されている入力変換器１．入力変換器
１の各変流器１１．１２・・・１ｎから出力されるアナ
ログの電圧信号に含まれる高調波成分等を除去して電力
系統１０の基本周波数、たとえば５０または６０Ｈｚを
抽出してアナログデータとして出力するフィルタ回路２
．フィルタ回路２から出力されたアナログデータを所定
のサンプリングタイミングにおいてその時点の値に保持
するサンプルホールド回路３．マルチプレクサ４． Ａ
／Ｄ変換器５及びＣＰＵ６等にて構成されている。
変流器１１（または１２・・・Ｉｎ）とフィルタ回路２
とサンプルホールド回路３とで構成される１チヤネルの
回路は複数備えられており、各サンプルホールド回路３
の出力はマルチプレクサ４に与えられている。
とサンプルホールド回路３とで構成される１チヤネルの
回路は複数備えられており、各サンプルホールド回路３
の出力はマルチプレクサ４に与えられている。
マルチプレクサ４は各サンプルホールド回路３の出力を
Ａ／Ｄ変換器５へ切換え出力する。具体的には、各サン
プルホールド回路３は同一のサンプリングタイミングに
てアナログデータを保持するため、マルチプレクサ４は
各サンプルホールド回路３を順次的にＡ／Ｄ変換器５に
切換え接続することにより、各サンプルホールド回路３
が保持しているアナログデータを順次Ａ／Ｄ変換器５へ
出力する。
Ａ／Ｄ変換器５へ切換え出力する。具体的には、各サン
プルホールド回路３は同一のサンプリングタイミングに
てアナログデータを保持するため、マルチプレクサ４は
各サンプルホールド回路３を順次的にＡ／Ｄ変換器５に
切換え接続することにより、各サンプルホールド回路３
が保持しているアナログデータを順次Ａ／Ｄ変換器５へ
出力する。
Ａ／Ｄ変換器５はマルチプレクサ４から与えられるアナ
ログデータをたとえば１６ビツトのディジタルデータに
変換して演算手段であるＣＰＵ６へ出力する。
ログデータをたとえば１６ビツトのディジタルデータに
変換して演算手段であるＣＰＵ６へ出力する。
ＣＰＵ６はＡ／Ｄ変換器５から与えられるディジタルデ
ータを所定のプログラムに従ってソフトウェア処理し、
その結果、たとえば電力系統内での故障等が発生してい
ると判断される場合には系統を遮する等の動作を行う。
ータを所定のプログラムに従ってソフトウェア処理し、
その結果、たとえば電力系統内での故障等が発生してい
ると判断される場合には系統を遮する等の動作を行う。
ところで、本発明のディジタル保護継電器はこのＣＰＵ
６による演算処理内容に特徴を有している。
６による演算処理内容に特徴を有している。
以下、このＣＰＵ６の演算処理内容について詳述する。
第１図は本発明に係るディジタル保護継゛電器のオフセ
ット電圧除去の手順を示すフローチャートであり、実際
には演算手段としてのＣＰ［Ｉ６により実行される。
ット電圧除去の手順を示すフローチャートであり、実際
には演算手段としてのＣＰ［Ｉ６により実行される。
まず、本発明のディジタル保護継電器に電源が投入され
ると、オフセット値Ｏ５の初期値ＯＳＩが０に設定され
る（ステップＳｌ）。
ると、オフセット値Ｏ５の初期値ＯＳＩが０に設定され
る（ステップＳｌ）。
次に、データ番号ｎが１に、またデータ積算値ｔＵＭが
Ｏにそれぞれ設定され（ステップＳ２）、この後実際の
データの読込みが行われる。即ち、各サンプリングタイ
ミングにおいてデータＶ （ｔ）が読込まれ（ステップ
Ｓ３）、爾後の各サンプリングタイミングにおいて、デ
ータ番号ｎが１ずつインクリメントされると共に、それ
ぞれのサンプリングタイミングにおいて得られたデータ
Ｖ （ｔ）にデータ積算値ＳＵＮが積算される（ステッ
プＳ４）。
Ｏにそれぞれ設定され（ステップＳ２）、この後実際の
データの読込みが行われる。即ち、各サンプリングタイ
ミングにおいてデータＶ （ｔ）が読込まれ（ステップ
Ｓ３）、爾後の各サンプリングタイミングにおいて、デ
ータ番号ｎが１ずつインクリメントされると共に、それ
ぞれのサンプリングタイミングにおいて得られたデータ
Ｖ （ｔ）にデータ積算値ＳＵＮが積算される（ステッ
プＳ４）。
このステップＳ４においてデータＶ （ｔ）がデータ積
算値Ｓｔ１Ｍに加算された後、データＶ （ｔ）からオ
フセット値Ｏ５（電源投入直後０）が差引かれ、その残
余がそのサンプリングタイミングの時点のデータＶ（１
）として取込まれる。
算値Ｓｔ１Ｍに加算された後、データＶ （ｔ）からオ
フセット値Ｏ５（電源投入直後０）が差引かれ、その残
余がそのサンプリングタイミングの時点のデータＶ（１
）として取込まれる。
そして、このステップ８３〜Ｓ５の処理が所定数、本実
施例では後述する理由により６５５３６（２” ）回反
復される（ステップＳ６）。
施例では後述する理由により６５５３６（２” ）回反
復される（ステップＳ６）。
以上のようにして６５５３６（２” ）個のデータＶ
（ｔ）の積算値ＳＵＮが得られると、これをサンプル数
、即ち６５５３６ （２” ）で除してデータＶ （ｔ
）の平均値が求められ、これが新たなオフセット値Ｏ３
１とされ、記憶される （ステップＳ７）。
（ｔ）の積算値ＳＵＮが得られると、これをサンプル数
、即ち６５５３６ （２” ）で除してデータＶ （ｔ
）の平均値が求められ、これが新たなオフセット値Ｏ３
１とされ、記憶される （ステップＳ７）。
そして、この時点（サンプリングタイミング）から上述
同様にして次に再度６５５３６（２”）個のデータが積
算されると、データＶ （ｔ）の平均値が求められてこ
れが新たなオフセット値ＯＳ２とされる。
同様にして次に再度６５５３６（２”）個のデータが積
算されると、データＶ （ｔ）の平均値が求められてこ
れが新たなオフセット値ＯＳ２とされる。
ここで、新たなオフセント値Ｏ８を求めるためのサンプ
リング数を６５５３６ （２”）とした理由について説
明する。通常、ディジタル保護継電器のＣＰＵには１６
ビツト仕様が使用されるが、１６ビツトマイクロプロセ
ツサにおいては２１６での除算が極めて簡単な処理にて
可能であることによる。即ち、２１６個の１ワードデー
タ加算により２ワードデータになるが、これを２１６で
除算するということは２ワードデータの内の上位の１ワ
ードがそのまま除算結果を表しているので、マイクロプ
ロセッサによる処理が極めて単純化されるという利点が
ある。
リング数を６５５３６ （２”）とした理由について説
明する。通常、ディジタル保護継電器のＣＰＵには１６
ビツト仕様が使用されるが、１６ビツトマイクロプロセ
ツサにおいては２１６での除算が極めて簡単な処理にて
可能であることによる。即ち、２１６個の１ワードデー
タ加算により２ワードデータになるが、これを２１６で
除算するということは２ワードデータの内の上位の１ワ
ードがそのまま除算結果を表しているので、マイクロプ
ロセッサによる処理が極めて単純化されるという利点が
ある。
勿論、たとえば２１５を用いることにしても、データの
ピントシフトにより容易に処理可能であることはいうま
でもない。
ピントシフトにより容易に処理可能であることはいうま
でもない。
さて、本発明の上述の実施例について、より具体的に検
討すると、たとえば電力系統の基本周波数を５０Ｈｚ、
サンプリング周波数を基本周波数の電気角３０゛ とす
ると、２１６回のサンプリング周期は約１０９秒（＝１
１５０ｘ３６０／３０ｘ ２ ”）になる。
討すると、たとえば電力系統の基本周波数を５０Ｈｚ、
サンプリング周波数を基本周波数の電気角３０゛ とす
ると、２１６回のサンプリング周期は約１０９秒（＝１
１５０ｘ３６０／３０ｘ ２ ”）になる。
即ち、ディジタル保護継電器への電源印加後約１０９秒
間はオフセント値Ｏ３を０としたままでディジタル保護
継電器は動作し、爾後はそれぞれ約１９０秒経過の都度
、オフセット値Ｏ８が更新される。この場合、電力系統
において何等かの故障が発生した場合には、−時的に入
力に直流成分あるいは高周波成分が重畳するが、故障継
続は通常数１０ｍ５乃至数秒間であるので、本実施例の
如く約１０９秒の平均値を採ることにより、故障等の影
響は実用的には無視出来る程度に拡散する。
間はオフセント値Ｏ３を０としたままでディジタル保護
継電器は動作し、爾後はそれぞれ約１９０秒経過の都度
、オフセット値Ｏ８が更新される。この場合、電力系統
において何等かの故障が発生した場合には、−時的に入
力に直流成分あるいは高周波成分が重畳するが、故障継
続は通常数１０ｍ５乃至数秒間であるので、本実施例の
如く約１０９秒の平均値を採ることにより、故障等の影
響は実用的には無視出来る程度に拡散する。
なお上記実施例では、周期的にオフセット値を算出する
ためのサンプリングデータ数を、ディジタル保護継電器
への電源投入時から一定（２１６）にしているが、電源
投入時からの第１回目のみ他に比して短くすることによ
り、ディジタル保護継電器の運用上の不安あるいはテス
ト時の不便さを解消することが可能である。このような
実施例の手順を示すフローチャートを第２図に示す。
ためのサンプリングデータ数を、ディジタル保護継電器
への電源投入時から一定（２１６）にしているが、電源
投入時からの第１回目のみ他に比して短くすることによ
り、ディジタル保護継電器の運用上の不安あるいはテス
ト時の不便さを解消することが可能である。このような
実施例の手順を示すフローチャートを第２図に示す。
このフローチャートでは、ステップＳ１からステップＳ
５まで及びステップＳ７は前述の第１図のフローチャー
トと全く同様の処理であり、第１図のステップＳ６に対
応するステップＳＩＯにおいてデータ番号ｎが２１１に
なった場合に新たなオフセット値０５１を算出するよう
にしている。これにより、ディジタル保護継電器の電源
投入時から約８．５秒間のみオフセット値Ｏ８が０とさ
れる。
５まで及びステップＳ７は前述の第１図のフローチャー
トと全く同様の処理であり、第１図のステップＳ６に対
応するステップＳＩＯにおいてデータ番号ｎが２１１に
なった場合に新たなオフセット値０５１を算出するよう
にしている。これにより、ディジタル保護継電器の電源
投入時から約８．５秒間のみオフセット値Ｏ８が０とさ
れる。
そして、爾後はステップ５１２〜Ｓ１７はそれぞれ第１
図のステップ８２〜Ｓ７と全く同様の処理が行われて、
それぞれ２１６個のデータサンプリング数の都度、即ち
約１０９秒間隔でオフセット値Ｏ３が更新される。
図のステップ８２〜Ｓ７と全く同様の処理が行われて、
それぞれ２１６個のデータサンプリング数の都度、即ち
約１０９秒間隔でオフセット値Ｏ３が更新される。
なお、この第２の実施例においても、その演算処理はＣ
ＰＵ６により実行されることは言うまでもない。
ＰＵ６により実行されることは言うまでもない。
以上詳述したように、本発明のディジタル保護継電器に
よれば、フィルタ回路及びサンプルホールド回路等に使
用されている演算増幅器のオフセット電圧の影響を自動
的且つ完全に除去することが可能になり、また温度変化
あるいは経年変化にも対応可能である。更に、差分処理
によるオフセット除去のように電気角１８０°前のデー
タを使用することはないので、ディジタル保ｊ４Ｎ！電
器の高速動作が保証される。
よれば、フィルタ回路及びサンプルホールド回路等に使
用されている演算増幅器のオフセット電圧の影響を自動
的且つ完全に除去することが可能になり、また温度変化
あるいは経年変化にも対応可能である。更に、差分処理
によるオフセット除去のように電気角１８０°前のデー
タを使用することはないので、ディジタル保ｊ４Ｎ！電
器の高速動作が保証される。
第１図は本発明に係るディジタル保護継電器のオフセッ
ト電圧除去のための演算処理手順の一実施例を示すフロ
ーチャート、第２図は他の実施例を示すフローチャート
、第３図はディジタル保護継電器の一般的な構成を示す
ブロック図である。 ２・−・フィルタ回路 ３・・・サンプルホールド回
路 ５・・・Ａ／Ｄ変換器 ６・・・ＣＰＵ １
０・・・電力系統 なお、各図中同一符号は同−又は相当′部分を示す。
ト電圧除去のための演算処理手順の一実施例を示すフロ
ーチャート、第２図は他の実施例を示すフローチャート
、第３図はディジタル保護継電器の一般的な構成を示す
ブロック図である。 ２・−・フィルタ回路 ３・・・サンプルホールド回
路 ５・・・Ａ／Ｄ変換器 ６・・・ＣＰＵ １
０・・・電力系統 なお、各図中同一符号は同−又は相当′部分を示す。
Claims (1)
- 【特許請求の範囲】 １、電力系統の電圧または電流値を表す電気信号から基
本周波数成分を抽出するフィルタ回路と、該フィルタ回
路の出力を時系列的にサンプリングして保持するサンプ
ルホールド回路と、該サンプルホールド回路に保持され
たアナログデータをアナログ−ディジタル変換するＡ／
Ｄ変換器と、該Ａ／Ｄ変換器が出力するディジタルデー
タについて所定の演算処理を行う演算手段とを備え、前
記演算手段の演算処理結果に応じて動作するディジタル
保護継電器において、 前記演算手段は、 前記電力系統の周波数に比して充分に長い 所定時間を計時する計時手段と、 該計時手段による前記所定時間の計時の間 に前記Ａ／Ｄ変換器が出力するディジタルデータを積算
する積算手段と、 該積算手段による積算結果から各ディジタ ルデータの平均値をオフセット電圧値として算出する平
均値算出手段と を備えたことを特徴とするディジタル保護 継電器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63022325A JP2652184B2 (ja) | 1988-02-01 | 1988-02-01 | ディジタル保護継電器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63022325A JP2652184B2 (ja) | 1988-02-01 | 1988-02-01 | ディジタル保護継電器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01198213A true JPH01198213A (ja) | 1989-08-09 |
| JP2652184B2 JP2652184B2 (ja) | 1997-09-10 |
Family
ID=12079559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63022325A Expired - Lifetime JP2652184B2 (ja) | 1988-02-01 | 1988-02-01 | ディジタル保護継電器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2652184B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0378421A (ja) * | 1989-08-17 | 1991-04-03 | Toshiba Corp | 保護継電器 |
| JPH0641347U (ja) * | 1992-10-28 | 1994-05-31 | 日新電機株式会社 | 交流フィルタ設備保護用ディジタルリレー |
| KR19990083313A (ko) * | 1998-04-21 | 1999-11-25 | 니시무로 타이죠 | 계통보호계전장치 |
| JP2009142051A (ja) * | 2007-12-06 | 2009-06-25 | Meidensha Corp | ディジタルリレー計測値の誤差補正方法 |
| JP5680260B1 (ja) * | 2014-06-13 | 2015-03-04 | 三菱電機株式会社 | デジタル保護リレー |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5297662A (en) * | 1976-02-10 | 1977-08-16 | Nec Corp | Offset compensation circuit |
| JPS59226615A (ja) * | 1983-05-31 | 1984-12-19 | ウエスチングハウス エレクトリック コ−ポレ−ション | オフセツト補償器 |
-
1988
- 1988-02-01 JP JP63022325A patent/JP2652184B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5297662A (en) * | 1976-02-10 | 1977-08-16 | Nec Corp | Offset compensation circuit |
| JPS59226615A (ja) * | 1983-05-31 | 1984-12-19 | ウエスチングハウス エレクトリック コ−ポレ−ション | オフセツト補償器 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0378421A (ja) * | 1989-08-17 | 1991-04-03 | Toshiba Corp | 保護継電器 |
| JPH0641347U (ja) * | 1992-10-28 | 1994-05-31 | 日新電機株式会社 | 交流フィルタ設備保護用ディジタルリレー |
| KR19990083313A (ko) * | 1998-04-21 | 1999-11-25 | 니시무로 타이죠 | 계통보호계전장치 |
| JP2009142051A (ja) * | 2007-12-06 | 2009-06-25 | Meidensha Corp | ディジタルリレー計測値の誤差補正方法 |
| JP5680260B1 (ja) * | 2014-06-13 | 2015-03-04 | 三菱電機株式会社 | デジタル保護リレー |
| WO2015189996A1 (ja) * | 2014-06-13 | 2015-12-17 | 三菱電機株式会社 | デジタル保護リレー |
| KR20170005073A (ko) | 2014-06-13 | 2017-01-11 | 미쓰비시덴키 가부시키가이샤 | 디지털 보호 릴레이 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2652184B2 (ja) | 1997-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4596977A (en) | Dual slope analog to digital converter with out-of-range reset | |
| KR970707485A (ko) | 온칩 아날로그 소자의 디지탈 조정(digital trimming of on-chip analog components) | |
| US4907165A (en) | Electric energy measuring method | |
| US4885656A (en) | Digital protective relay | |
| JPH01198213A (ja) | ディジタル保護継電器 | |
| JP3272865B2 (ja) | 電力系統ディジタル保護制御装置のａ／ｄ変換方法 | |
| JP2004132797A (ja) | 蓄電池の内部インピーダンス測定方法および蓄電池の内部インピーダンス測定装置 | |
| JP3114541B2 (ja) | アナログ・デイジタル変換回路の精度調整方式 | |
| US6584365B1 (en) | Electronic trip device with offset correction means | |
| JPH08181614A (ja) | アナログ・ディジタル変換回路及びその補間データを求める方法 | |
| JPH0568321A (ja) | デイジタル保護継電器の自動監視装置 | |
| JPS61170222A (ja) | デイジタル保護継電器における入力部点検回路 | |
| JPH0620239Y2 (ja) | デ−タ処理装置 | |
| JPS60197016A (ja) | アナログ・デジタル変換回路装置 | |
| EP1008861A1 (en) | AC calibration apparatus | |
| JP2860980B2 (ja) | 高調波検出装置 | |
| JP2735347B2 (ja) | デイジタル形保護制御装置 | |
| JPH0919044A (ja) | ディジタル形保護継電装置の試験方法 | |
| RU1798733C (ru) | Устройство дл измерени активного сопротивлени | |
| SU1123042A1 (ru) | Устройство дл контрол работы транспортного средства | |
| JPS62136923A (ja) | Ａ／ｄ変換器試験装置 | |
| JP2943355B2 (ja) | 交流電圧の差電圧演算方法 | |
| JPH0637635A (ja) | アナログ入力部の誤差補正方法 | |
| KR950025808A (ko) | 선택지락 계전기 및 그의 제어방법 | |
| JPH04276565A (ja) | 電力量測定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080523 Year of fee payment: 11 |