JPH01200853A - バースト信号終了検出回路 - Google Patents
バースト信号終了検出回路Info
- Publication number
- JPH01200853A JPH01200853A JP63025109A JP2510988A JPH01200853A JP H01200853 A JPH01200853 A JP H01200853A JP 63025109 A JP63025109 A JP 63025109A JP 2510988 A JP2510988 A JP 2510988A JP H01200853 A JPH01200853 A JP H01200853A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- burst signal
- burst
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 18
- 239000000284 extract Substances 0.000 claims description 3
- 238000007493 shaping process Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、バースト信号の終了検出回路に関する。より
詳細には、バースト信号のビット数あるいはカウントし
たビット数の誤りに関わらず、有効なバースト信号の終
了を確実に検出することのできる新規なバースト信号終
了検出回路の構成に関する。
詳細には、バースト信号のビット数あるいはカウントし
たビット数の誤りに関わらず、有効なバースト信号の終
了を確実に検出することのできる新規なバースト信号終
了検出回路の構成に関する。
従来の技術
ＬＡＮやコンピュータ間通信等において広〈実施されて
いるバースト信号伝送方式では、送受信間で予め１群の
バースト信号を形成するビット数を定め、受信側は、受
信したバースト信号のビット数を計数して、ビット数が
所定の数に達したことをもってバースト信号の受信完了
を検知していた。
いるバースト信号伝送方式では、送受信間で予め１群の
バースト信号を形成するビット数を定め、受信側は、受
信したバースト信号のビット数を計数して、ビット数が
所定の数に達したことをもってバースト信号の受信完了
を検知していた。
発明が解決しようとする課題
しかしながら、上述のような従来の方式において、異な
るビット数のバースト信号を伝送しようとすると、シス
テム全体でビット数の設定を変更する必要が生じる。
るビット数のバースト信号を伝送しようとすると、シス
テム全体でビット数の設定を変更する必要が生じる。
また、前述のようなビット数の計数処理においてエラー
が発生する場合があり、この場合は、バースト信号の終
了を正確に検出することができなかった。
が発生する場合があり、この場合は、バースト信号の終
了を正確に検出することができなかった。
そこで、本発明は、上記従来技術の問題点を解決し、可
変のビット数に対応し、且つ確実にバースト信号の終了
を検出することのできる新規な回路を提供することにあ
る。
変のビット数に対応し、且つ確実にバースト信号の終了
を検出することのできる新規な回路を提供することにあ
る。
課題を解決するための手段
即ち、本発明に従い、入力されたバースト信号から、少
なくとも該バースト信号の入力開始と入力終了に対応し
て変化する包絡線を抽出する第１の回路と、該第１の回
路の出力を所定の記述レベルと比較して結果を出力する
第２の回路と、該比較結果から、前記バースト信号の終
了時に対応する比較信号の変化時に１ショットのパルス
を出力する第３の回路とを備えることを特徴とするバー
スト信号終了検出回路が提供される。
なくとも該バースト信号の入力開始と入力終了に対応し
て変化する包絡線を抽出する第１の回路と、該第１の回
路の出力を所定の記述レベルと比較して結果を出力する
第２の回路と、該比較結果から、前記バースト信号の終
了時に対応する比較信号の変化時に１ショットのパルス
を出力する第３の回路とを備えることを特徴とするバー
スト信号終了検出回路が提供される。
作用
本発明に従って提供されるバースト信号終了検出回路は
、入力したバースト信号に所定の処理を実施することに
よって、バースト信号のビット数等に関わりなく、バー
スト信号の終了を確実に検出することをその主要な特徴
としている。
、入力したバースト信号に所定の処理を実施することに
よって、バースト信号のビット数等に関わりなく、バー
スト信号の終了を確実に検出することをその主要な特徴
としている。
即ち、本発明に従う回路では、まず、入力した信号を所
定の振幅に整形した後、ピークホールド回路によって入
力信号の包絡線を抽出し、更にピークホールド回路の出
力を所定のリミットレベルに設定されたリミッタに入力
することによって、バースト信号の入力中はハイレベル
となり、信号の入力がなくなるとローレベルに変化する
信号を生成する。更に、この信号を適切な閾値と比較す
る比較器の出力を含む回路によって、バースト信号の終
了時に立ち上がる１ショットのパルスを出力することが
できる。
定の振幅に整形した後、ピークホールド回路によって入
力信号の包絡線を抽出し、更にピークホールド回路の出
力を所定のリミットレベルに設定されたリミッタに入力
することによって、バースト信号の入力中はハイレベル
となり、信号の入力がなくなるとローレベルに変化する
信号を生成する。更に、この信号を適切な閾値と比較す
る比較器の出力を含む回路によって、バースト信号の終
了時に立ち上がる１ショットのパルスを出力することが
できる。
このように構成された本発明によるバースト信号終了検
出回路は、バースト信号のビット数とは無関係に動作す
るので、入力ビット数の変化あるいは入力ビット数の計
数結果がいかなるものであっても、確実にバースト信号
の終了を検出することができる。
出回路は、バースト信号のビット数とは無関係に動作す
るので、入力ビット数の変化あるいは入力ビット数の計
数結果がいかなるものであっても、確実にバースト信号
の終了を検出することができる。
以下に図面を参照して本発明をより具体的に詳述するが
、以下に開示するものは本発明の一実施例に過ぎず、本
発明の技術的範囲を何ら限定するものではない。
、以下に開示するものは本発明の一実施例に過ぎず、本
発明の技術的範囲を何ら限定するものではない。
実施例
第１図は、本発明によるバースト信号終了検出回路の基
本的な構成を示すブロック図である。
本的な構成を示すブロック図である。
即ち、この回路は、
即ち、本発明に従う回路では、まず、入力した信号を所
定の振幅に増幅する回路１と、入力信号の包絡線を抽出
するピークホールド回路２と、所定のリミットレベルを
設定されたリミッタ回路３と、リミッタ回路３の出力を
所定の閾値と比較して入力値の大小を判定する比較回路
４と、該比較回路の出力が、ハイレベルからローレベル
に変化する際に１ショットのパルスを出力する表示回路
５とを備えている。
定の振幅に増幅する回路１と、入力信号の包絡線を抽出
するピークホールド回路２と、所定のリミットレベルを
設定されたリミッタ回路３と、リミッタ回路３の出力を
所定の閾値と比較して入力値の大小を判定する比較回路
４と、該比較回路の出力が、ハイレベルからローレベル
に変化する際に１ショットのパルスを出力する表示回路
５とを備えている。
第２図（ａ）乃至（ｆ）は、上述のような各回路によっ
て処理される信号波形を、各回路の入力あるいは出力毎
に説明する図である。
て処理される信号波形を、各回路の入力あるいは出力毎
に説明する図である。
まず、第２図（ａ）に示すような波形のバースト信号が
、回路１に入力されると、後段での処理が有効に実施で
きるように、入力信号波形が整形され、第２図ら）に示
すような信号となる。
、回路１に入力されると、後段での処理が有効に実施で
きるように、入力信号波形が整形され、第２図ら）に示
すような信号となる。
この信号は、回路２において包絡線を抽出され、第２図
（Ｃ）に示すような信号波形となる。更に、この信号波
形は、第２図（Ｃ）に点線で示すような所定のリミット
レベルを設定された回路３によってこのリミットレベル
で平滑化され、第２図（ｄ）に示すようなバースト信号
の開始時に立ち上がり、バースト信号の終了時に立ち下
がり始める信号波形となる。
（Ｃ）に示すような信号波形となる。更に、この信号波
形は、第２図（Ｃ）に点線で示すような所定のリミット
レベルを設定された回路３によってこのリミットレベル
で平滑化され、第２図（ｄ）に示すようなバースト信号
の開始時に立ち上がり、バースト信号の終了時に立ち下
がり始める信号波形となる。
第２図（ｄ）に点線で示すような闇値を設定された回路
４では、第２図（ｄ）に示した信号の立ち上がり開始時
に立ち下がり、この信号が立ち下がり始めたときに急峻
に立ち上がる信号を出力する。回路５は、回路４の出力
信号が立ち上がる際に、１ショットのパルスを出力する
。
４では、第２図（ｄ）に示した信号の立ち上がり開始時
に立ち下がり、この信号が立ち下がり始めたときに急峻
に立ち上がる信号を出力する。回路５は、回路４の出力
信号が立ち上がる際に、１ショットのパルスを出力する
。
かくして、第２図（ａ）に示したような入力バースト信
号のビット数に関わりなく、バースト信号の終了時に１
ショットのパルスが出力される。
号のビット数に関わりなく、バースト信号の終了時に１
ショットのパルスが出力される。
以上のような機能を備えた回路は、具体的には例えば以
下のように構成することができる。
下のように構成することができる。
第３図は、上述のような本発明に従うバースト信号終了
検出回路の具体的な構成例を示す回路図である。尚、第
３図において、点線で囲って１〜５の参照番号を付した
回路は、それぞれ第１図に示した回路１〜回路５に対応
している。
検出回路の具体的な構成例を示す回路図である。尚、第
３図において、点線で囲って１〜５の参照番号を付した
回路は、それぞれ第１図に示した回路１〜回路５に対応
している。
回路１は、比較基準レベルＶｂｌを設定された比較器６
によって形成されている。ここで、比較基準レベルＶｂ
ｌは、入力バースト信号のハイレベルとローレベルの中
間に設定されており、第２図（ａ）に示したような入力
バースト信号をこの比較基準レベルＶｂｌと比較するこ
とによって、第２図（ｂ）に示したような、入力信号に
対応した一定の振幅の信号を出力する。
によって形成されている。ここで、比較基準レベルＶｂ
ｌは、入力バースト信号のハイレベルとローレベルの中
間に設定されており、第２図（ａ）に示したような入力
バースト信号をこの比較基準レベルＶｂｌと比較するこ
とによって、第２図（ｂ）に示したような、入力信号に
対応した一定の振幅の信号を出力する。
回路２は、比較器またはオペアンプ７とそれぞれ一端を
電圧源Ｖｂ２に接続されたコンデンサ９並びに抵抗８と
から構成されるピークホールド回路である。ここで、オ
ペアンプ７の正相入力には回路１の出力が結合されてお
り、逆相入力にはオペアンプ７自身の出力が結合されて
負帰還を形成している。従って、この回路２は、コンデ
ンサ９並びに抵抗８の時定数に従って入力信号のピーク
ホールドを行う。従って、回路２の出力信号は、第２図
（Ｃ）に示したような波形となる。
電圧源Ｖｂ２に接続されたコンデンサ９並びに抵抗８と
から構成されるピークホールド回路である。ここで、オ
ペアンプ７の正相入力には回路１の出力が結合されてお
り、逆相入力にはオペアンプ７自身の出力が結合されて
負帰還を形成している。従って、この回路２は、コンデ
ンサ９並びに抵抗８の時定数に従って入力信号のピーク
ホールドを行う。従って、回路２の出力信号は、第２図
（Ｃ）に示したような波形となる。
回路３は、バイアスレベルを設定する電圧源Ｖｂ３とＶ
ｂ４との間に直列に結合されたトランジスタ１０とダイ
オード１１とから構成されており、回路２の出力はトラ
ンジスタ１０のベースに接続され、また、回路３の出力
は、トランジスタ１０とダイオード１１との間から取り
出されている。この回路では、所定の電圧レベル以上の
信号電圧がダイオード１１にクランプされるので、回路
３の出力電圧は予め設定したリミットレベル以下に制限
され、かくして、第２図（６）に示したような信号が出
力される。
ｂ４との間に直列に結合されたトランジスタ１０とダイ
オード１１とから構成されており、回路２の出力はトラ
ンジスタ１０のベースに接続され、また、回路３の出力
は、トランジスタ１０とダイオード１１との間から取り
出されている。この回路では、所定の電圧レベル以上の
信号電圧がダイオード１１にクランプされるので、回路
３の出力電圧は予め設定したリミットレベル以下に制限
され、かくして、第２図（６）に示したような信号が出
力される。
回路４は、回路３のリミットレベルよりも僅かに低い基
準電圧ｖｂｓを正相入力に入力された比較器１２によっ
て形成されており、回路３の出力信号を逆相入力に入力
することによって、バースト信号の開始時に立ち下がり
、バースト信号の終了時に立ち上がる第２図（ｅ）に示
したような波形の信号を出力する。
準電圧ｖｂｓを正相入力に入力された比較器１２によっ
て形成されており、回路３の出力信号を逆相入力に入力
することによって、バースト信号の開始時に立ち下がり
、バースト信号の終了時に立ち上がる第２図（ｅ）に示
したような波形の信号を出力する。
回路５は、コンデンサ１３並びに抵抗１４からなる微分
回路に、ダイオード１５と抵抗１６とを付加して構成さ
れている。微分回路は、回路４の出力信号の立ち上がり
並びに立ち下がり時に、それぞれ負と正のパルスを出力
する。ダイオード１５は、これらのパルスのうち、正の
もののみを通過させるので、第２図（ｆ）に示したよう
に、回路５からはバースト信号の終了時にのみ１ショッ
トのパルスが出力される。尚、一端を接地された抵抗１
６は、この回路の出力抵抗である。
回路に、ダイオード１５と抵抗１６とを付加して構成さ
れている。微分回路は、回路４の出力信号の立ち上がり
並びに立ち下がり時に、それぞれ負と正のパルスを出力
する。ダイオード１５は、これらのパルスのうち、正の
もののみを通過させるので、第２図（ｆ）に示したよう
に、回路５からはバースト信号の終了時にのみ１ショッ
トのパルスが出力される。尚、一端を接地された抵抗１
６は、この回路の出力抵抗である。
発明の効果
以上詳述のように、本発明に従うバースト信号終了検出
回路は、バースト信号が搬送する情報のビット数に関わ
りなく、バースト信号の終了を検出する。即ち、本発明
に従うバースト信号終了検出回路は、その動作がバース
ト信号のビット数に依存していないので、バースト信号
を構成する信号のビット数が変化しても、バースト信号
の終了を検出することができる。
回路は、バースト信号が搬送する情報のビット数に関わ
りなく、バースト信号の終了を検出する。即ち、本発明
に従うバースト信号終了検出回路は、その動作がバース
ト信号のビット数に依存していないので、バースト信号
を構成する信号のビット数が変化しても、バースト信号
の終了を検出することができる。
また、従来のバースト信号終了検出方式のように、受信
したバースト信号のビット数を計数するような処理を行
わないので、ビット数の計数エラーに起因する不正確な
終了検出はあり得ない。
したバースト信号のビット数を計数するような処理を行
わないので、ビット数の計数エラーに起因する不正確な
終了検出はあり得ない。
第１図は、本発明に従って構成されたバースト信号終了
検出回路の基本的な構成を示す回路図であり、 第２図（ａ）乃至（ｆ）は、第１図に示したバースト信
号終了検出回路の各構成要素における信号処理をそれぞ
れ説明する図であり、 第３図は、第１図に示したバースト信号終了検出回路の
具体的な構成例を示す回路図である。 〔主な参照番号〕 ６．１２・・・・・・・・比較器、 ７・・・・・・・・・・・・オペアンプ（比較器）、８
．１４．１６・・・・抵抗、 ９．１３・・・・・・・・ コンデンサ、１０・・・・
・・・・・・・・ トランジスタ、１１．１５・・・・
・・・・ダイオード特許出願人 住友電気工業株式会
社
検出回路の基本的な構成を示す回路図であり、 第２図（ａ）乃至（ｆ）は、第１図に示したバースト信
号終了検出回路の各構成要素における信号処理をそれぞ
れ説明する図であり、 第３図は、第１図に示したバースト信号終了検出回路の
具体的な構成例を示す回路図である。 〔主な参照番号〕 ６．１２・・・・・・・・比較器、 ７・・・・・・・・・・・・オペアンプ（比較器）、８
．１４．１６・・・・抵抗、 ９．１３・・・・・・・・ コンデンサ、１０・・・・
・・・・・・・・ トランジスタ、１１．１５・・・・
・・・・ダイオード特許出願人 住友電気工業株式会
社
Claims (4)
- （１）入力されたバースト信号から、少なくとも該バー
スト信号の入力開始と入力終了に対応して変化する包絡
線を抽出する第１の回路と、該第１の回路の出力を所定
の記述レベルと比較して結果を出力する第２の回路と、
該比較結果から、前記バースト信号の終了時に対応する
比較信号の変化時に１ショットのパルスを出力する第３
の回路とを備えることを特徴とするバースト信号終了検
出回路。 - （２）前記第１の回路が、前記入力バースト信号の包絡
線を検出するピークホールド回路を含むことを特徴とす
る第１請求項に記載のバースト信号終了検出回路。 - （３）前記第１の回路が、該第１の回路に対する入力信
号を波形整形する回路を含むことを特徴とする第１請求
項または第２請求項の何れかに記載のバースト信号終了
検出回路。 - （４）前記第１の回路が、該第１の回路の出力信号を所
定のリミットレベルに制限するリミッタ回路を含むこと
を特徴とする第１請求項から第３請求項までの何れか１
項に記載のバースト信号終了検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63025109A JPH01200853A (ja) | 1988-02-05 | 1988-02-05 | バースト信号終了検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63025109A JPH01200853A (ja) | 1988-02-05 | 1988-02-05 | バースト信号終了検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01200853A true JPH01200853A (ja) | 1989-08-14 |
Family
ID=12156760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63025109A Pending JPH01200853A (ja) | 1988-02-05 | 1988-02-05 | バースト信号終了検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01200853A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5084427A (en) * | 1990-10-22 | 1992-01-28 | Uop | Aqueous suspensions of aluminosilicate molecular sieves |
| US7154954B1 (en) | 2000-07-18 | 2006-12-26 | Honda Giken Kogyo Kabushiki Kaisha | Communication system |
-
1988
- 1988-02-05 JP JP63025109A patent/JPH01200853A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5084427A (en) * | 1990-10-22 | 1992-01-28 | Uop | Aqueous suspensions of aluminosilicate molecular sieves |
| US7154954B1 (en) | 2000-07-18 | 2006-12-26 | Honda Giken Kogyo Kabushiki Kaisha | Communication system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4718097A (en) | Method and apparatus for determining the endpoints of a speech utterance | |
| US4234954A (en) | On-line bit error rate estimator | |
| US5563893A (en) | Integrated level detector | |
| US5436580A (en) | Method and circuitry for determining the beginning of echo pulses | |
| US4206775A (en) | Coin sorting machine | |
| CA2045360C (en) | Signal detecting device | |
| JPH01200853A (ja) | バースト信号終了検出回路 | |
| KR910005056A (ko) | 셀프-타이밍을 인정하는 채널 | |
| US5508645A (en) | Circuit for raising a minimum threshold of a signal detector | |
| US5969547A (en) | Analog signal processing circuit with noise immunity and reduced delay | |
| US3935395A (en) | Selective signal receiver for use in telecommunication systems | |
| US5132691A (en) | Method and apparatus for recognizing useful signals when superimposed with noise signals | |
| JPS59158148A (ja) | デ−タ伝送装置 | |
| KR100442640B1 (ko) | 첨두값의 차를 이용한 초음파 수신신호 검출기 | |
| JPS5846092B2 (ja) | バイポ−ラ自動等化方式 | |
| JPH0340539A (ja) | 光信号入力断検出装置 | |
| JPH0659048B2 (ja) | 誤り率測定装置 | |
| JPS5953737B2 (ja) | 超音波受信方法および装置 | |
| JP2923979B2 (ja) | 周波数検出回路 | |
| SU1307600A1 (ru) | Устройство дл приема сигналов данных | |
| JPH0746275A (ja) | パルス幅によるデータ判定方法 | |
| JPH0360250A (ja) | 光受信方法および装置 | |
| JPH03258059A (ja) | 速度設定方式 | |
| US6052570A (en) | RSSI comparison circuit for a time duplex system | |
| KR930004940Y1 (ko) | 턴테이블의 카아트리지 자동 판별회로 |