JPH01201729A - デコード方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は一般的にはコンピュータプロセッサのアーキテ
クチャ及び操作方法に関し、さらに詳しくいえばそのよ
うなプロセッサにおける命令デコード手段及び命令実行
手段に関する。

Ｂ、従来技術及びその問題点 命令形式の相違ないしは互換性の問題はよ（知られてい
る。この互換性の問題を取扱うために幾つかの方法が開
発されている。ソフトウェアによる解決はそのプログラ
ムが走行するマシンにとって特別のコンパイルのために
高水準言語でプログラムを書くことを含む。したがって
、プログラムはそれを走行させるのに必要な新しいマシ
ンごとに機械語に再コンパイルしなければならない。試
験されるプログラム又はアルゴリズムのライブラリは別
の時間に作成することができ、これらをコンパイルする
ことによって新しいマシンに移行することかできる。こ
のアプローチはコンパイラを必ず必要とする。このコン
パイラは、もちろん、新しいマシンごとに書（必要があ
る。これは、多くの場合、大変な労力であり、結局、同
じマシン内に互換性のない命令形式を存在させることが
できない。というのは、所与のマシンのためにコンパイ
ルされた命令形式はその特定のマシンとしか互換性を有
しないからである。

互換性の問題を解決する１つの一般的なアーキテクチャ
上のアプローチはそのプログラムが走行するマシンの命
令形式において１つのピット又は幾つかのビットの組合
せを予約しておくことを含む。この特別のビット又はピ
ットの組合せはそのマシンにとって本来の形式でない命
令であることを標識するのに利用される。そのようなフ
ラグの組合せに出会うと、その命令は本来の命令デコー
ドルールとは異なるルールを用いてデコードできること
を意味する。この手法によれば本来的でない命令を命令
記憶の中のどこかに存在させることができる。しかしな
がら、このためには代償を伴い、また付加的なビット又
はピットの組合せを加えることによって本来の命令ワー
ドを延長するという不便がある。一方、この手法によら
ないとすればそのマシン内でより有効に使用できたであ
ろう可用な命令デコード置換を使い果たしてしまうこと
になる。

別のアーキテクチャ上のアプローチ（これは既に説明し
たものと関係する）は特定の命令を実行することによっ
て作動しうる命令タイプのモード切換制御を確立するこ
とである。この“切換”命令の目的は、様々なタイプ又
は形式の命令間で移動がある場合にプログラマにホスト
マシンの命令デコードモードｙｋ１つのタイプから別の
タイプに切換えることを可能とすることである。このた
めには、”切換”命令を全てのサブルーチン（又はサブ
プログラムの入口点及び出口点）に含ませねばならず、
その結果、必要以上にコンパイラが付加され、必要なプ
ログラム記憶の量が増える。

互換性を実現するためのさらに別の手法は機械語命令を
デコードするための仕様を含む一定の形式の可変デコー
ド論理を使用することである。この手法は可変デコード
論理に１き込まれる命令デコードテーブルを生成するた
めに高度なアセンブラを使用する。このアプローチを用
いると、プログラマはプログラムすべぎアプリケーショ
ン又はタスクを満足するように命令セットを適合させる
ことができる。このアプローチは、１つのタイプのマシ
ンのために１つの形式で書かれた機械語プログラムをこ
の第１のマシンの命令形式と通常は互換性のない他のタ
イプのマシンで走行できるようにするための手段を含む
。しかしながら、この手法は機械語の幾つかのタイプ又
は形式を単一のマシン内で混合することはできない。

Ｃ６問題点を解決するための手段 したがって本発明の目的は２以上の互換性のない形式の
マシンからの命令を単一のマシンの命令記憶に同時に置
いてこれらを適切にデコードし実行することができるよ
うな改良されたデータ処理技術を提供することにある。

この目的を達成するため、互換性のない複数の形式の命
令を１つのプロセッサにおける互換性のある単一形式の
実行コードにデコードする本発明の方法は、（、）上記
命令を第１のアドレス可能な記憶手段から順次的に取出
すステップと、（ｂ）上記命令が取出された上記第１の
アドレス可能な記憶手段のアドレスの少な（とも一部及
び上記取出された命令の少な（とも一部を第２のアドレ
ス可能な記憶手段についてのアドレスとして使用するこ
とにより該第２のアドレス可能な記憶手段に記憶された
実行コードをアクセスして上記プロセッサにおける実行
のため上記取出された命令を順次的にデコードするステ
ップと、を有することに％徴としている。

以下、本発明の作用を実施例と共に説明する。

Ｄ、実施例 はじめに本発明の実施例を概説する。本発明では通常は
互換性がない異なる形式で書かれた異なるマシンタイプ
からの命令を単一の命令記憶に置き又は混在させること
ができ、さらにこれを適切にデコードし実行することか
でさる。命令はそれがロードされるに応じて、所与の形
式又はタイプの命令を含むことと一意的に関連する命令
記憶の領域に分けられる（又はマツプされる）。命令記
憶のいずれの領域も命令の各タイプ又は形式（又はロー
ドしうる連係編集部に識別された命令タイプならびに記
憶装置のロケーション及びそこに含まれる命令の形式タ
イプに関して保持されたテーブル又はマツプ）のために
予約することができる。

これらの命令はそのマシンにおけるデコード及び実行の
ために通常モードで順次的に取出すことができる。これ
は命令記憶における取出しアドレス（デコードすべき命
令が取出されたところである）の一部及びそのマシンで
実行すべきオペレーションのタイプを定義する１以上の
情報フィールドを普通に含む命令それ自身によって容易
にでさる。

デコードオペレーションは命令記憶においてその命令が
存在する場所によって及び普通のケースでは命令それ自
身によって部分的に決定される。この手法及び構成によ
れば、２以上のマシンからの通常は互換性のない形式又
は命令タイプを、本来的でない命令を識別するための余
分の命令形式ピッ）ｋ必要としないで命令記憶中に混合
させることができる。また、タイプ又はモード切換命令
をプログラマによって命令ストリーム中に挿入する必要
はない。全体として、このタイプのマシンの命令は他の
アプローチよりも命令スペースの消費は少ない。

以下、図面を参照しながら、本発明の実施例を詳細に説
明する。

以下の記載において６フ工−ズパイプライン式データプ
ロセッサアーキテクチャを説明する。このアーキテクチ
ャでは、１つの命令はまず１サイクルで取出され、第２
サイクルでデコードされ、プロセッサのＡＬＵによって
第６サイクルで実行される。命令は第１図（すなわち第
１Ａ図及び第１Ｂ図）の命令記憶に存在し、命令デコー
ド論理によるデコードのため命令デコードレジスタ１に
取出される。このデコード論理（一定の形式のメモリか
ら成るものでもよいし、標準的な論理素子すなわちＡＮ
Ｄ、ＯＲ等を用いてもつと普通のやり方で実現してもよ
い）は、発生するアクションを所望の命令が実行するよ
うな方法でプロセッサのフロー論理のゲート及び制御を
作動させるため、取出された命令を、適切な形式に変換
するのに使用される。変換された命令はデコードフェー
ズの終わりで実行レジスタ４に置かれる。命令アドレス
レジスタ５は命令アドレスバスｌＡｌｌｌ−介して次命
令アドレスを命令記憶２に供給する。命令は順次的に取
出され命令デコードレジスタ１に置かれて、命令部分が
アドレス解読論理６において調べられる。アドレス解読
論理６はその命令のどのフィールド（又はどのフィール
ド群）が有効アドレス又は直接オペランド値を生成する
のに使用され（おそら（は）修正されるのかを規定する
論理を含む。第２図に示す例では、命令デコードメモリ
すなわち論理５におけるデコードテーブルはライン９を
介して外部からロードすることができる。

これは後で説明する特定の命令デコードルールのローデ
ィングを提供できる。

このタイプの構造及びアーキテクチャにおいて提示され
た基本的な概念は処理マシンのための非パイプライン式
のアーキテクチャ上の設計にも全（うま（あてはまる。

これは当業者には容易に理解されるであろう。好適な実
施例ではパイプライン式のアーキテクチャ上の設計を用
いるが、これは単に説明の便宜にすぎない。

第１図において命令デコードレジスタＩＤＲ１が示され
ている。ＩＤＲは命令記憶２から取出された命令がデコ
ードのために置かれるレジスタである。命令記憶２から
取出された命令はそれらがデコードのために保持される
ＩＤＲに置かれる。

これらの命令は命令デコード論理すなわちメモリ５でデ
コードされる前にＩＤＲに記憶される。第１図に示す命
令アドレスレジスタＩＡＲ３は取出すべき命令のアドレ
スを命令記憶２に含ませるために使用される。実行レジ
スタＥＸＲ４は特定のマシンのための実示処理コードで
あるデコードされた命令を含む。命令デコードメモリす
なわち論理及びアドレス解読論理６を含む命令デコード
論理素子はＩＤＲ１に存する命令をデコードするのに使
用される。アドレス解読論理は命令のタイプに基づいて
ＩＤＲに存する命令から特定のピットを抽出して、一定
のインデックスレジスタ（第１Ｂ図のＲＯ又はＲ４）の
内容をたとえば加えることによって有効アドレス又は即
値オペランドの値全計算させる。

第１図に示した例では、命令記憶２はデータ記憶（図示
せず）から分離しているものと仮定されており、したが
って“バーバード式アーキテクチャ設計である。命令を
命令記憶２にロードすることはホストマシン外の命令’
ｉＲＯＭ又はＲＡＭにロード又は書込むことによって事
前に行うことができる。あるいは、命令記憶’！ｋＲＡ
Ｍとして、この目的のためのホストプロセッサの能力の
範囲で特定の命令を使って書き込むこともできる。

ここに示された例では、パイプライン式プロセッサは、
命令記憶２から取出された命令が取出しサイクルの終り
でＩＤＲＩに置かれるような方式で動作する。これはデ
コードサイクルの始まりに対応する。次にデコードサイ
クルの間、ＩＤＲ１に存する命令はプロセッサによる実
行のため適切な新しい形式にデコードされる。これと同
時に、アドレス解読論理６は適切な命令ピッＩｆ抽出し
て有効アドレス又は即値を計算する。デコードサイクル
の終了（これにより、デコードされたビットがＥＸＲ４
にロードされ、解読されたアドレス又は即値データがＣ
ＡＢＲにロードされる）は、実行サイクルの始まりを表
わす。したがってパイプライン式プロセッサのフェーズ
はオーバーラツプしている。すなわち、１つの命令が取
出されている間に、ＩＤＲに以前に取出された命令がデ
コードされかつＥＸＲ４に以前にデコードされた命令が
実行される。

第１図に示した命令デコード論理は命令デコードメモリ
ＩＤＭ５’ｅ含む。ここに示した構成では、ＩＤＲ１に
おけるデコードされている命令からの一部又は全てのピ
ットは、デコードされた命令コードを索引するため利用
されるアドレスの一部として使用される。解読されるア
ドレスにおいてＩＤＲの中のどの特定のビット又はフィ
ールドが使用されるかは、後で詳細に説明するようにア
ドレス解読論理６によって決定される。任意の特定のア
ドレスにおける命令デコードメモリＩＤＭ５の内容は、
実際、特定のデコードされた命令のための実行コードで
ある。第１図に示すように、ＩＤＭ５の内容にデコード
情報コードをロードするための経路９が含まれる。これ
はほとんどのマシンにおいて一般には存在しないもので
ある。他のマシンにおける通常のケースは、読取り専用
メモリ及び書込み１回限りの形式で含まれる命令デコー
ドメモリの場合である。もちろん、ハードワイヤ式論理
構成がしばしば用いられることから、メモリは命令デコ
ードの仕様を含むための唯一の方法というわけではな（
、この例で示すように読取り／書込みメモリ全周いてこ
れらの概念を実現することはもつと簡単である。

メモリの中に命令デコードサイクルヲ遣＜トいう一般的
な概念は、様々な通常は互換性のない機械語または形式
の命令を命令記憶に置（ことができ、さらに適切なデコ
ードをも考慮した本発明において拡張される。全体の目
的は、もともと２以上の異なるマシンタイプのために書
かれた既存の機械語の形式またはプログラムをプログラ
マカメモリに混合できるようにすること、及びプログラ
ムの修正又は再コンパイルをすることなく単一のプロセ
ッサで全てのコードを実行できるようにすることである
。これを達成するため、プロセス命令又は異なるマシン
からの全体のサブルーチンもしくはコードモジュール及
び異なる又は互換性のない形式から成る単一のプログラ
ムを連係編集しなければならない。連係編集プログラム
（図示せず）のよく知られた機能は命令記憶２において
個別的に識別された（そうでなげれば分離された又はマ
ツプされた）ロケーションを、使用されている機械語コ
ードの種々の部分に割当てることである。これは、１つ
の言語又は形式の命令タイプについて主要なセグメント
（たとえば上位アドレスロケーション）を予約しかつ他
の言語又は形式について命令記憶中のセグメントヲ残し
ておくことによって容易に達成できる。この例は後で説
明する。

本発明で使用される手法は命令デコードの仕様又は実行
コードを含むための命令デコードメモリを使用するとい
う基本的な概念の拡張として表わされる。これは、アー
キテクチャ及び動作方式の説明の便宜上の話しであり、
そのアイデアの重要な部分というわけではない。命令デ
コード論理の形式は他にも様々知られているからである
。この例で示すようにロード可能な命令デコードメモリ
５を有する目的は、任意の特定のプログラミングアプリ
ケーションに命令セットを適合できるようにすることで
ある。その示唆するところは、新しいプログラムアプリ
ケーションごとに自己の一意的なデコード又は実行コー
ドテーブルを必要とすることである。この例で行われた
ようにもしマシンが２以上の異なる又は互換性のないプ
ロセッサのための機械語命令を収容しデコードし及び実
行するように設計されると、その命令デコードメモリは
一般的には各アプリケーションごとに変更する必要はな
い。それは、付加的な新しい命令セットが、新しいテー
ブルをロードすべきであろうｌＤＭ５で処理される必要
がある場合だけである。

第２図は本発明の好適な実施例により提案された変更に
適応させるために必要な論理の主要部を示す図である。

図示した論理は第１図に示したものと同様であるが、簡
単のためＩ　ＬＲ８とそのロードライン７を省略してあ
り、本発明の複数命令タイプのデコードを実現するため
の必要な要素のみを示しである。その他、第２図は２つ
のタイプの異なる互換性のない形式の機械語命令を適応
させるための区分して図示された命令記憶２０例を示す
。図に示すように、上位アドレスはマシンタイプ又は形
式２の命令のために任意的に予約されている。これらは
２進数１１１から始まる上位アドレスを有するものとし
て識別され、マシンタイプ２の命令のための命令記憶の
合計の容量の１／８を予約する。残りのアドレスは図示
の如（マシンタイプ１の命令のために任意的に予約され
る。

第２図は新しい構成要素である命令デコード選択レジス
タＩＤ５Ｒ１０が付加されていることを示す。この要素
はＩＤＲ１に現に存する命令の命令アドレス又はその一
部を保持するように作動するレジスタである。ＩＤ５Ｒ
１（ｌ用いて命令記憶２かも取出された最後の命令のア
ドレスを保持する。ＩＤ５Ｒ１０は取出された最後の命
令のアドレス部分を保持し、　ＩＤＲＩのロードを付勢
する同じ信号でクロックされる。保持された部分はアド
レスの全てでもよいし、必要ならそれより少な（てもよ
い。こうして、それはＩ・ＤＲＩにロードされる命令の
アドレスを常に受は取る。

第２図において、ＩＤ５Ｒ１０は本実施例で命令記憶２
の任意的な区分が仮定されているため、■ＡＲ５からの
上位３ビツトだけを含むものと仮定されている。命令記
憶の８つの同等な任意のセグメントのどれかを定義する
のに必要な上位６ビツトだけがアドレスされる。

ＩＤ５ＲＩＯ及びＩＤＲ１の内容は第２図で一緒に取出
されてＩＤＭＳ内の索引アドレスを供給する。ＩＤＲの
デコードされていない命令の特定部分だけが、取出され
ている命令の形式に応じて必要となりうる。ＩＤＭ５へ
の入力アドレスの他の部分は命令記憶２にある取出しア
ドレス（すなわち、本実施例では命令記憶２内に存する
アドレスの範囲）を識別するＩＤ５Ｒ１０からの出力で
ある。したがってＩＤＲ１にある任意の特定の命令のデ
コードはＩＤＲＩの内容だけでな（、その命令が取出さ
れた命令記憶２の範囲にも依存する。

そのアドレスのこの部分はＩＤ５ＲＩＯの出力によって
供給される。

ＩＤ５ＲＩＯは、また、アドレス解読論理６への出力経
路を有する。これは、オペランド又は有効アドレスを形
成しなければならないときに、その論理がＩＤＲ１から
の適切なピットフィールドをアクセスするのを付勢する
ために必要なものである。一般に、命令内の変位に関す
る様々なマシンの命令セットと任意のオペランドフィー
ルドの長さとの間で予想しつる互換性は存在しないであ
ろう。

命令記憶の領域内で少な（とも１つのフィールド全定義
する取出しアドレス又はそのアドレス部分を、取出され
る特定の命令をデコードするためのアクセス仕様の一部
として使用するこの効果は、命令記憶２の異なる領域内
の命令を異なるルールでデコードできるということであ
る。したがって、第２図に示す如く１タイプ２”のプロ
グラムのために命令記憶２の一部を取っておき、かつ、
上述のようにして命令デコードメモリ５を設定すると、
上位３ビツト１１１で識別された命令記憶２の領域から
取出された全ての命令はＩＤＭ５に含まれるタイプ２の
デコードルールに従ってデコードされ、命令記憶２のタ
イプ１の領域から取出された命令はタイプ１の命令につ
いて要求される一意的な方式でデコードされる。より特
定した実施例を以下に説明する。

”タイプ１”の形式又は言語の命令セットが２４ピツト
ワードを必要とし、１６ビツトワードを任意的に使用す
る１タイプ２”の形式又は言語の命令を実行することも
望まれ、かつ同一のマシンがこれらの双方のタイプの命
令を取扱うように要求されるものと仮定する。この例の
場合、命令ワードが書かれた各タイプのもとのマシンは
自己のコマンドの能力の範囲内で６加算レジスタ”命令
を有する。もちろん、各コマンドの機能はＲ２及びＲ３
のような任意のレジスタの内容を一緒に加算してその和
をＲ６のような任意の１つのレジスタに置（ということ
であることは理解されるであろう。さらに、たとえば第
６図に示したような命令形式が使用されるものと仮定す
る。命令記憶は第２図に示すように仮定的に区分され、
タイプ１の命令が命令記憶２のアドレス空間の下位７／
８内のどこかに存在し、タイプ２の命令が命令記憶２の
アドレス空間の上位１／８に存在する。これは、それら
の命令が連係編集され、検査され、それらの表わす命令
のタイプに応じたローディングのため命令記憶のアドレ
スが割当てられたときに、第１図に示す如（Ｉ　ＬＲ８
を介して外部から命令記憶２への命令のロードが行われ
る前に適応化される。

第６図に示す如きタイプ１の加算命令が実行されるとき
は、それはまず命令記憶２から取出されＩＤＲ１に置か
れる。これと同時に、その命令が取出される命令記憶２
のロケーションの上位の６アドレスビツトがＩＤ５Ｒ１
０にロードされる。

これらはＩＡＲ３によってそこに供給される。これが取
出しサイクルであり、これが完了すると、ＩＤ５Ｒ１０
及びＩＤＲ１’ｉ構成するレジスタは第４図に示すよう
に特定のコー　ドを含むこととなる。これらは命令記憶
２の０１０によって識別されるセグメントからきたもの
であり、第６図のタイプ１の加算レジスタの例の１６進
命令７２６３８０として識別される任意の内容を有する
。

このとき、ＩＤＲＩ及びＩＤ５Ｒ１０の内容は一緒に取
出されて、ＩＤＭ５に存する命令によって表わされるデ
コード実行コードを索引するためのアドレス源として使
用される。デコードサイクルの終りで、実行レジスタＥ
ＸＲ４にＩＤＲ１及びＩＤ５Ｒ１０の内容によって指定
されるロケーションでＩＤＭ５から見出されたデコード
された命令コードがロードされ、ＩＤＲ１及びＩ　ＤＳ
Ｒ・１０にはデコードすべき次の命令及びそれが取出さ
れた命令記憶におけるアドレスがそれぞれロードされる
。実行サイクルの始まりにおけるレジスタの状態は第６
図に示される。ＩＤ５ＲＩＯ及びＩＤＲ１の内容はＸで
示した。というのは、実行サイクルの間は、これらのレ
ジスタの内容は重要でないからである。しかしながら、
実行レジスタＥＸＲ４の内容は最下位のＥＸＲレジスタ
セルが２”（すなわち、オペランドＢのソースとなるレ
ジスタ２のＡＬＵへの標識）を含むような加算レジスタ
のオペレーションのための例示的なデコートオペレーシ
ョンを示す。次のセルは′３”を含む。これはＡオペラ
ンドのソース（この場合、レジスタ３）ｉＡＬＵに標識
する。次のフイールドはＡＬＵによって遂行される機能
を記述する。

この場合、”０１”であり、これは加算レジスタ’ｔｉ
ｔ味する。次のフィールドはキャリーイン選択（この場
合、加算レジスタの機能のための０”）を記述する。

同オｌだが別の形式で書かれたオペレーションに関して
さらに説明を続げる。タイプ２の”加算レジスタ”命令
が実行されるときは、その命令はタイプ１の命令が前に
取出されたので通常の順次的な方式で取出されＩＤＲ１
に置かれる。ＩＡＲ３は命令記憶２内のどのアドレスが
次にアクセスされるのかを制御し、タイプ２の命令に到
達すると、プログラムが何で書かれていようともこれら
は順次にデコードされ及び実行される。Ｉ　ＤＳＲ１０
は上位の５アドレスビツト全受は取って、したがってこ
の例では第５図に示すように２進の内容１１１を含むこ
ととなる。ＩＤＲ１はＸＸｌＡ３２であるタイプ２の形
式の加算レジスタ命令のため第３図に示す如き１６進コ
ードを含む。ＩＤ５Ｒ１０及びＩＤＲ１のためのこのレ
ジスタの内容は第５図に示される。仮定された例ではタ
イプ２の加算レジスタ命令はわずか１６ビツトのワード
サイズしか有しないので、それはＩＤＲ１の下位１６ピ
ツトに置かれており、したがって上位ビットは重要では
なくＸで示されている。アドレス解読論理６は、命令が
命令記憶２内の上位領域から取出されていること（すな
わち、Ｉ　ＤＳＲ１０の内容がアドレス解読論理６に供
給されるという事実によってアドレス解読論理６にわか
る事実）を検知すると、ＣＡＢＲに置（べき有効アドレ
スを生成する。

取出しサイクルに次ぐデコードサイクルの間、ＩＤＲ１
及びＩＤ５Ｒ１０の内容又はその一部はＩＤＭ５におけ
るタイプ２の加算レジスタの特定の命令のデコードを索
引するためのアドレスとして一緒に使用される。ＩＤＲ
Ｉの上位２バイトはタイプ２の命令では存在しないので
命令のデコード部分を有しない。したがって、Ｉ　ＤＭ
５のために使用されるアドレスは例示したタイプ１の命
令のデコード全索引するために使用されるものとは全く
異なっている。しかしながら、命令デコードメモリＩＤ
Ｍ５はデコードされるビットと同じパターンを含むよう
に構成される。すなわち、ＥＸＲに置くべき実行コード
は同一である。というのは、全く同じ機能がタイプ１の
加算レジスタの命令及びタイプ２の加算レジスタの命令
の双方によって指定されるからである。したがって、タ
イプ２の加算レジスタの命令がうまくデコードされた後
、実行レジスタ４の状態はタイプ１の命令と同様にして
第６図に示されている。

本発明の構造及び動作についてのこれまでの記載かられ
かるように、本発明で使用されるデコードメモリテーブ
ル又はハードワイヤ式論理は複数の命令タイプ又は形式
のデコードをサポートするため、単一命令形式又はタイ
プよりも幾分多（の内容を必要とする。また、複数タイ
プのマシンレベルの命令がデコード及び実行のため単一
のマシン内に共存する場合、一定の条件が満たされなけ
ればならない。これらの必須の条件とは、別のタイプで
直接実行すべき１つのマシンタイプのためのマシンレベ
ルの命令は、その実行マシンが少な（とも同等のデータ
フロー経路幅及び算術演算論理資源を有することを要求
する。たとえば、特定の命苓が乗算を命令する場合、ホ
ストマシンのデータフローは乗算器を有しなければなら
ず、またその乗算器と他の必要な算術演算素子との関係
はもとのプログラムが書かれたマシンにおいて供給され
るものと同様のものでなければならない。第２に、マシ
ンの命令記憶２内に存する全ての命令はその命令記憶の
ワードサイズに適合できるようにしなければならない。

したがって、本来的でないホストマシンにおいて実行す
べき２４ビツトの命令ワードからの命令は、そのホスト
マシンが第１のマシンからの命令に適応化するよう少な
（とも自己の２４ピツトの命令ワードサイズを有するこ
とを要求する。最後に、アドレス解読機構（すなわち、
ホストマシンのための複数のインデックスレジスタ、イ
ンデックス加算器サイズなど）は本来的でない機械語命
令のための有効アドレス及びオペランドの形式化を適応
化するよう適切なものでなげればならない。

Ｅ０発明の詳細 な説明したように本発明によれば２以上の互換性のない
形式の命令を単一のマシンで実行することができる。

【図面の簡単な説明】

第１Ａ図及び第１Ｂ図は本発明が実施される６フ工−ズ
パイプライン式プロセッサの構成？Ｌａ−示す図、第２
図は本発明に必要な付加的な構成及び動作方法をより詳
細に示す図、第６図はプロセッサにおいて同一のオペレ
ーションを遂行するために実行しうる２つの互換性のな
い命令形式の典型的な例として同一のオペレーションに
ついての２つの異なる命令形式を示す図、第４図は所与
の命令のための第１の命令タイプの形式を使用するオペ
レーションの特定の例を示す図、第５図は実行オペレー
ションの同一タイプについての異なる形式の他の例を示
す図、第６図は第４図及び第５図の命令タイプのデコー
ドの結果が実行レジスタ部分に同一の結果を生ずるとい
うことを説明する図である。

Claims (1)

1. 【特許請求の範囲】 互換性のない複数の形式の命令を１つのプロセッサにお
   ける互換性のある単一形式の実行コードにデコードする
   方法であつて、 （ａ）上記命令を第１のアドレス可能な記憶手段から順
   次的に取出すステップと、 （ｂ）上記命令が取出された上記第１のアドレス可能な
   記憶手段のアドレスの少なくとも一部及び上記取出され
   た命令の少なくとも一部を第２のアドレス可能な記憶手
   段についてのアドレスとして使用することにより該第２
   のアドレス可能な記憶手段に記憶された実行コードをア
   クセスして上記プロセッサにおける実行のため上記取出
   された命令を順次的にデコードするステップと、 を有するデコード方法。