JPH02308330A - 知識情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プロログ（Ｐｒｏｌｏｇ）等の論理型言語に
代表される高度な知識処理、推論処理を行うのに適した
知識情報処理装置に関する。

〔従来の技術〕

従来型の知識情報処理装置では、高度な機械語命令を実
現する方式として、マイクロプログラム方式をもちいて
きた。また、近年、演算処理装置を高速化する方式とし
て、マイクロプログラムを用いずに、機械語命令を直接
デコードし、実行するＲＩＳＣ方式が注目されている。

さらに、テバイス技術の進歩により、チップの集積度は
飛躍的に向上してきている。

〔発明が解決しようとする課題〕

マイクロプログラム方式では、高度な機械語命令を比較
的容易に実現可能であるが、マイクロ命令のデコード、
シークエンサ部を別途実現しなくてはならず、チップの
構成が複雑、マシンサイクルが遅いという問題点を持つ
。また、一般的に、マイクロプログラムは、制御が複雑
なため作成工数が大きいという問題点がある。一方、命
令を単純化したＲＩＳＣ方式では、ハードウェアは非常
に簡潔に実現でき、マシンサイクルを短くできるという
利点を持つが、知識情報処理に必要な高度な命令を実現
するためには命令数が長くなり、コンパイルオブジェク
トの大きさが大きくなるという問題点を持つ。

本発明の目的は、チップの集積度が増えたことを利用し
て、チップ上に機械語命令を格納するメモリ領域を用意
し、実行時にチップ上の機械語命令列を呼び出すような
マクロ命令を用意することにより、ＲＩＳＣ方式の持つ
高速性と、マイクロプロクラム方式の持つ高機能機械語
を同時に実現することにある。

〔課題を解決するための手段〕

本発明の知識情報処理装置は、機械語命令を格納するチ
ップ内のメモリと、前記チップ内メモリから読みだした
命令を格納する命令レジスタと、前記チップ内メモリ上
の命令のアドレスを指す命令アドレスレジスタと、レジ
スタを４個以上含むレジスタファイルと、前記命令レジ
スタにマクロ命令がロードされたときにマクロ命令のオ
ペランドと戻り番地とを前記レジスタファイルに格納し
該マクロ命令の指すエントリアドレスを前記命令アドレ
スレジスタに格納する手段を備え、特定の言語を高速に
実行するためのマクロ命令をチップ上の機械語命令列に
展開して構成される。

〔作用） 高機能機械語命令の例として、論理型言語Ｐｒｏｌｏｇ
のユニフィケーションの実現を考える。Ｐｒｏｌｏｇで
は、例えば、リストの連接を実現する述語ａｐｅｎｄは
、以下のように定義される。

ａｐｐｅｎｄ　　（［コ　、　　Ｘ、　　Ｘ）　　。

ａｐｐｅｎｄ　（［ＸＩＹ］　、Ｚ、［ＸＩＹＺ］）：
　−ａｐｐｅｎｄ　（Ｙ　、　　Ｚ　、　Ｙ　Ｚ　）　
。

この述語を用いると、例えば、リスト［ａ、ｂ。

Ｃ］とリスト［ｄ、ｅ］の連続はａｐｐｅｎｄ（［ａ、
ｂ、ｃ］、［ｄ、ｅ］、Ｘ）のように書くことができ、
変数Ｘに［ａ、ｂ、ｃ、ｄ、ｅ］がユニファイされる。

この述語ａｐｐｅｎｄは、１９８３年発行のデビット・
エイチ・デー・ワレン（Ｄａｖｉｄ　Ｆ（、Ｄ。

Ｗａｒｒｅｎ　）による［アン・アブストラクト・プロ
ログ・インストラクション・セット（ＡｎＡｂｓｔｒａ
ｃｔＰｒｏｌｏｇ　Ｉｎ５ｔｒｕｃｔｉｏｎ　５ｅｔ）
　］という題名のニス・アール・アイ・テクニカル・レ
ポート３０９号（ＳＲＩ　Ｔｅｃｈｎｉｃａｌ　Ｒｅｐ
ｏｒｔ　　３０９　）によれば、インデックス制御命令
、ラックトラック命令、ユニフィケーション命令などの
第２図の機械語命令を用いた命令例（以下この命令セッ
トをＷＡＭと呼ぶ）に展開できる。

高性能機械語命令を使用する際の利点は、命令のレベル
が高まることにより、コンパイルが容易となり、コンパ
イルオブジェクトのサイズが小さくて済むことである。

実際、上記例では、生成された機械語命令は、元のクロ
ーズの引数および変数にほぼ１対１に対応しており、生
成された機械語命令の機能が非常に高いことを示してい
る。

しかしながら、上記に示すような機械語命令は命令レベ
ルが非常に高いため、ハードウェアで直接実現すること
は困難である。例えば、命令ｇｅｔ　　１ｉｓｔ　　Ａ
ｉは、レジスタＡｉに格納された引数に対してリストの
ユニフィケーションを実現する命令であるが、その実現
には以下の処理が必要である。

（１）指定された引数をレジスタにコピーする。

（２）該レジスタ内のデータのデータ型により分岐。

ポインタ型のとき（３）へ。

変数型のとき　　（４）へ。

リスト型のとき　（５）へ。

それ以外のとき　（６〉へ。

（３）ポインタが指す先のデータを取り出して、レジス
タに格納して、（２）へ。

（４）リスト構造を新たに生成して該レジスタが指す変
数にユニファイさせ、ユニフィケーションモードを書き
込みモードにして本命令を終了する。

（５）該レジスタが指すリストの第一要素を指すポイン
タを用意し、ユニフィケーションモードを読み込みモー
ドにして本命令を終了する。

（６）バックトラック処理を開始番地にジャンプする。

このような複雑な処理を行う機械語命令をＲＩＳＣ命令
セットを用いて実現する手法として、本発明ではマクロ
命令を導入する。マクロ命令はｍａｃｒｏ　　エントリ
名　オペランドの形式で記述し、演算処理装置は、マク
ロ命令をデコードすると、該マクロ命令の次の番地とオ
ペランドをそれぞれ戻り番地レジスタ、オペランドレジ
スタに格納した後、エントリ名で定義されたアドレスに
ジャンプする。ジャンプした先には該マクロ命令の処理
がＲＩＳＣ命令で定義されており、演算処理装置は該Ｒ
ＩＳＣ命令列を通常の機械語命令列として実行した後、
戻り番地レジスタに格納しておいたアドレスを用いて元
の命令番地に戻り、マクロ命令の処理を終了する。

本発明の特徴は、以下の３点にある。

第１点は、マクロ命令の導入である。高機能命令の実現
法としてはサブルーチン呼び出しを用いることも可能で
あるが、サブルーチン内の処理が軽い場合は、引数のセ
ットのオーバーヘッドが無視できない。マクロ命令では
、サブルーチン呼び出しと異なり、オペランドのレジス
タへの格納はマクロ命令の中で行うことができるので、
冗長な引数のレジスタへの代入命令を減らすことが可能
である。

第２点は、マクロ命令の実現法としてマイクロ命令では
なく、機械語を用いている点である。命令セットの拡張
はマイクロ命令方式でも可能であるが、マイクロ命令は
複雑なため一般利用者が使用するには適していない。ま
た、マイクロプログラム領域は通常固定領域にとられる
ため、マクロ命令の追加には制限がある。マクロ命令を
機械語で定義することにより、ハードウェアを簡潔にで
きるという利点の他に、利用者が自由に機械語命令セッ
トを拡張できる、マクロ命令の定義に通常のメモリ領域
を使用できるという利点を持つ。

第３点は、マクロ命令の定義部分をチップ内メモリに格
納することにより、命令アクセスの高速化が図れること
である。命令アクセスの高速化はチップ内の命令キャッ
シュによっても実現可能であるが、一般に、メモリの方
がキャッシュ機構よりも単純なため、集積化が容易であ
り、アクセスタイムも早くすることが可能である。

〔実施例〕

以下、本発明の実施例をあげて説明する。

第１図は、本発明による知識処理用ＣＰＵのブロック図
の一部である。図において、番号１０はチップ内メモリ
、２０はレジスタファイル、３０は命令アドレスレジス
タ、４０は命令レジスタである。レジスタファイル２０
の中には、３２個の汎用レジスタ（ＡＯ−Ａ３１　）が
格納されており、本実施例ではレジスタＡ２９をマクロ
命令の戻り番地を格納するレジスタに、レジスタＡ３０
をマクロ命令の第１オペランドを格納するレジスタに、
レジスタＡ３１をマクロ命令の第２オペランドを格納す
るレジスタとして使用する。入力データが複数の場合は
バスなどを通して制御を行っている。

チップ内メモリ１０には、アドレス空間の上位４に語が
マツピングされており、システム立ち上げ時にダウンロ
ードにより初期化される。チップ内メモリに格納された
プログラムはシステム常駐プログラムとなる。ただし、
これらの制限は本発明の範囲を制限するものではなく、
デバイスの集積度の増加に応じて、チップ内メモリのサ
イズを増やしたり、実行時に動的にローカルメモリの内
容を書き換える機構を付加することも可能である。また
、マクロ命令の追加が不要な場合には、チップ内メモリ
１０をＲＯＭで実現し、チップ面積を小さくするような
実現法も可能である。

本知識処理用ＣＰＵにおいて、第２図の機械語命令を用
いた命令例の中で、ｇｅｔ　　１ｉｓｔマクロ命令の実
現例を第３図に示す。ただし、第３図において、：＝は
データの移動命令を、ｓｗｉｔｃｈｔａｇ命令はタグに
よる多重分岐命令を、ｄｅｒｌはレジスタ内のポインタ
の指す先を収り出して同一レジスタに格納する命令を、
ｊ　ｕｍｐはジャンプ命令を、５ｔｏｒｅはデータ格納
命令を、千十は１を加算する命令を、ｉｆは条件分岐命
令を、ｒｅｔｕｒｎ　　ＡｉはレジスタＡｉの指すアド
レスにジャンプする命令を、％は対応する行に関するコ
メントを表す。

また、本発明におけるマクロ命令の命令形式を第４図に
示す。マクロ命令は、命令ニモニックコードをＣｍａＣ
ｒＯで記し、オペランドとして２つのレジスタとマクロ
命令のエントリアドレスを絶対アドレスで指定できる。

第５図に、ＣｍａＣｒｏ命令によるａｐＰｅｎｄ述語の
実現例を記す。ｃｍａｃｒｏ命令を用いることにより、
ＷＡＭと同程度のオブジェクトサイズでａｐｐｅｎｄ命
令を実現することができる。

本実施例の動作を第２図を用いて説明する。

命令レジスタ４０にｃｍａｃｒｏ命令が格納されると、
図示されていないデコード回路によりｃｍａｃ　ｒｏ命
令の２０ビツトから２３ビツトの内容がレジスタファイ
ル２０のＡ３０に格納され、１６ビツトから１９ビツト
の内容がレジスタファイル２０のＡ３１に格納される。

そのときの命令アドレスレジスタ３０の値に１を加えた
値がレジスタファイル２０のＡ２９に格納され、さらに
、命令レジスタの０ビツトから１６ビツトの内容が、命
令アドレスレジスタ３０に格納される６次に、命令アド
レスレジスタ３０のアドレスが４に語よりも小さいとき
は、チップ内メモリ１０より該当するアドレスの命令が
、命令アドレスレジスタ４０に格納される。該アドレス
が４に語よりも大きいときは、図示されていない外部メ
モリの内容が読まれ、該当するアドレスの命令が命令ア
ドレスレジスタ４０に格納される。以下、同様にして、
命令アドレスを取り出してマクロ命令の処理ルーチンを
実行し、ｒｅｔｕｒｎ命令を実行すると、レジスタファ
イル２０のレジスタＡ２９に格納しであるアドレスを取
り出して該アドレスを命令アドレスレジスタに格納し、
該アドレスの命令を実行する。

〔発明の効果〕

本発明の効果は以下の通りである。

（１）コンパイラは機械語ではなくマクロ命令の列を生
成すればよいため、オブジェクトコードが小さくなり、
さらに、コンパイル時間が短くなるという利点を持つ。

（２）チップ内メモリの機械語は、外部メモリ上の機械
語と同一の機構で実行できるので、ハードウェアは簡潔
で済む。

（３）マクロ命令では、サブルーチン呼び出しと異なり
、引数の待避、レジスタへのセットが不要なので、述語
をサブルーチン呼び出し命令の列にコンパイルする方式
に比べ、オブジェクトサイズは小さくなり、実行性能も
良い。

（４）チップ内メモリ中の機械語命令のフエ・７チ中は
メモリアクセスが不要となるため、マルチプロセッサ構
成にした際にキャッシュミスヒ・ントによる遅延、バス
の競合による遅延が起きにくい。

（５）マクロ命令を実現する機械語命令列は、チップ内
メモリならびに外部メモリのどちらでも動作するので、
マクロ命令の追加、変更が容易にできる。

図面の簡単な説明 第１図は本発明の一実施例の構成を示すブロック図の一
部、第２図はリストの連接を求めるａｐｐｅｎｄプログ
ラムのＷＡＭによる実現例、第３図はｇｅｔ　　１ｉｓ
ｔ命令の本実施例の機械語による実現例、第４図は本実
施例によるマクロ命令の表現形式、第５図は本実施例の
マクロ命令を用いた際のａｐｐｅｎｄプログラムの実現
例である。

１０・・・チップ内メモリ、２０・・・レジスタファイ
ル、３０・・・命令アドレスレジスタ、４ｏ・・・命令
レジスタ。

Claims (1)

【特許請求の範囲】
1. 機械語命令を格納するチップ内のメモリと、前記チップ
   内メモリから読みだした命令を格納する命令レジスタと
   、前記チップ内メモリ上の命令のアドレスを指す命令ア
   ドレスレジスタと、レジスタを４個以上含むレジスタフ
   ァイルと、前記命令レジスタにマクロ命令がロードされ
   たときにマクロ命令のオペランドと戻り番地とを前記レ
   ジスタファイルに格納し該マクロ命令の指すエントリア
   ドレスを前記命令アドレスレジスタに格納する手段を備
   え、特定の言語を高速に実行するためのマクロ命令をチ
   ップ上の機械語命令列に展開して成ることを特徴とした
   知識情報処理装置。