JPH01201943A - 半導体装置用外部端子の接続方法 - Google Patents
半導体装置用外部端子の接続方法Info
- Publication number
- JPH01201943A JPH01201943A JP2602088A JP2602088A JPH01201943A JP H01201943 A JPH01201943 A JP H01201943A JP 2602088 A JP2602088 A JP 2602088A JP 2602088 A JP2602088 A JP 2602088A JP H01201943 A JPH01201943 A JP H01201943A
- Authority
- JP
- Japan
- Prior art keywords
- electrode frame
- internal electrode
- external terminal
- hole
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の組立て方法に関し、特に半導体装
置用外部端子と内部電極フレームこの接続方法に関する
ものである。
置用外部端子と内部電極フレームこの接続方法に関する
ものである。
第２図は従来の接続方法で内部電極フレームと外部端子
とが接続されたフラットベース形交流制御用素子の側断
面図、第３図は一部を拡大して示す側断面図で、これら
の図において１はベース板で、このベース板１は半導体
素子２が発する熱を外部に放熱しやすくするために金属
等の熱伝導性の良い材料によって形成されている。３は
絶縁部材としてのセラミック基板で、このセラミック基
板３には前記ベース板１、半導体素子２および後述する
端子とが固着する電極３ａ、３ｂ、３ｃが形成されてい
る。４は前記セラミック基板３の電極３ｂと前記半導体
素子２とを接続するための導電板である。すなわちベー
ス板１の半導体素子取付部１ａ上にセラミック基板３の
裏面に形成された電極３ａを固着させ、このセラミック
基板３の上面に形成された電極３ｂに導電板４を固着さ
せ、さらに、その上に半導体素子２を固着させることに
よって、半導体素子２が導電板４とセラミック基板３を
介してベース板１上に固着されることになる。５は前記
半導体素子２の電極（図示せず）と前記セラミック基板
３の電極３ｃとを接続するための内部電極フレーム、６
．７は外部装置（図示せず）と半導体素子２とを接続す
るだめの端子で、これら端子６，７は、その一部分が枠
体８の保持部８ａに埋設されることによって枠体８と一
体的に形成され、これら端子６，７の下端部６ａ 、７
ａは前記電極３ｂ 、３ｃにクリーム半田９によって固
着されている。１０は前記枠体８内に満たされることに
よって半導体素子２．電極３ｂ〜３ｃ＋導電板４゜内部
電極フレーム５等を封止するための不透過性樹脂からな
る封止樹脂である。
とが接続されたフラットベース形交流制御用素子の側断
面図、第３図は一部を拡大して示す側断面図で、これら
の図において１はベース板で、このベース板１は半導体
素子２が発する熱を外部に放熱しやすくするために金属
等の熱伝導性の良い材料によって形成されている。３は
絶縁部材としてのセラミック基板で、このセラミック基
板３には前記ベース板１、半導体素子２および後述する
端子とが固着する電極３ａ、３ｂ、３ｃが形成されてい
る。４は前記セラミック基板３の電極３ｂと前記半導体
素子２とを接続するための導電板である。すなわちベー
ス板１の半導体素子取付部１ａ上にセラミック基板３の
裏面に形成された電極３ａを固着させ、このセラミック
基板３の上面に形成された電極３ｂに導電板４を固着さ
せ、さらに、その上に半導体素子２を固着させることに
よって、半導体素子２が導電板４とセラミック基板３を
介してベース板１上に固着されることになる。５は前記
半導体素子２の電極（図示せず）と前記セラミック基板
３の電極３ｃとを接続するための内部電極フレーム、６
．７は外部装置（図示せず）と半導体素子２とを接続す
るだめの端子で、これら端子６，７は、その一部分が枠
体８の保持部８ａに埋設されることによって枠体８と一
体的に形成され、これら端子６，７の下端部６ａ 、７
ａは前記電極３ｂ 、３ｃにクリーム半田９によって固
着されている。１０は前記枠体８内に満たされることに
よって半導体素子２．電極３ｂ〜３ｃ＋導電板４゜内部
電極フレーム５等を封止するための不透過性樹脂からな
る封止樹脂である。
このように構成されたフラットベース形交流制御用素子
を組立てるには、先ず、ベース板１上にセラミック基板
３および導電板４を介して半導体素子２を固着させる。
を組立てるには、先ず、ベース板１上にセラミック基板
３および導電板４を介して半導体素子２を固着させる。
次で、内部電極フレーム５によって半導体素子２の電極
（図示せず）とセラミック基板３の電極３ｃとを接続す
る。そして、この電極３ｃに端子７をクリーム半田９に
よって同温させると共に、電極３ｂに端子６を同じくク
リーム半田９によって固着させる。しかる後、枠体８内
に封止樹脂１０を注入することによって組立てが終了す
る。すなわち、内部電極フレーム５と端子７は、第３図
に示すようにそれぞれセラミック基板３上の電極３Ｃ上
に半田付けされることによって接続されることになυ、
半導体素子２の電極と端子７が接続されることになる。
（図示せず）とセラミック基板３の電極３ｃとを接続す
る。そして、この電極３ｃに端子７をクリーム半田９に
よって同温させると共に、電極３ｂに端子６を同じくク
リーム半田９によって固着させる。しかる後、枠体８内
に封止樹脂１０を注入することによって組立てが終了す
る。すなわち、内部電極フレーム５と端子７は、第３図
に示すようにそれぞれセラミック基板３上の電極３Ｃ上
に半田付けされることによって接続されることになυ、
半導体素子２の電極と端子７が接続されることになる。
しかるに、このような内部電極フレーム５と端子７この
接続方法によって組立てられた半導体装置においては、
第３図に示すように、電極３Ｃ上に内部電極フレーム５
および端子７が載置された状態で半田付けされているた
め、半田付は不良を起こしやすい。半田付は不良が発生
した場合には特性不良（オープン不良）を起こすので、
このような接続方法によって内部電極フレーム５と端子
７とが接続された半導体装置は信頼性が低かった。
接続方法によって組立てられた半導体装置においては、
第３図に示すように、電極３Ｃ上に内部電極フレーム５
および端子７が載置された状態で半田付けされているた
め、半田付は不良を起こしやすい。半田付は不良が発生
した場合には特性不良（オープン不良）を起こすので、
このような接続方法によって内部電極フレーム５と端子
７とが接続された半導体装置は信頼性が低かった。
本発明に係る半導体装置用外部端子の接続方法は、予め
内部電極フレームの外部端子側端部に透孔を穿設すると
共に、この透孔の上方を覆う延在部を前記外部端子に設
け、内部電極フレームを前記基板の電極に半田付けした
後、前記延在部で内部電極フレームを押圧させて外部端
子を半田付けするものである。
内部電極フレームの外部端子側端部に透孔を穿設すると
共に、この透孔の上方を覆う延在部を前記外部端子に設
け、内部電極フレームを前記基板の電極に半田付けした
後、前記延在部で内部電極フレームを押圧させて外部端
子を半田付けするものである。
延在部で内部電極フレームを押圧させて外部端子を半田
付けすると、内部電極フレームの透孔内および外部端子
の延在部と内部電極フレームこの間に半田が充填される
ことになシ、透孔内で凝固した半田によって内部電極フ
レームが強固に半田付けされる。
付けすると、内部電極フレームの透孔内および外部端子
の延在部と内部電極フレームこの間に半田が充填される
ことになシ、透孔内で凝固した半田によって内部電極フ
レームが強固に半田付けされる。
以下、その構成等を図に示す実施例によ勺詳細に説明す
る。
る。
第１図は本発明に係る接続方法によって内部電極フレー
ムと端子とが接続された状態を要部を拡大して示す側断
面図で、同図において前記従来例で説明したものと同一
もしくは同等部材については同一符号を付し、ここにお
いて詳細な説明は省略する。同図において、１１は透孔
で、この透孔１１は、内部電極フレーム５の端子７側端
部に内部電極フレーム５の成形時に同時に穿設すること
によって形成されている。１２は前記内部電極フレーム
５を上方から押圧するための抑圧片で、この押圧片１２
は端子７のそれぞれの下端部７＆を延在させて設けられ
、前記内部電極フレーム５の透孔１１の上方を覆う長さ
寸法および幅寸法をもって形成されている。
ムと端子とが接続された状態を要部を拡大して示す側断
面図で、同図において前記従来例で説明したものと同一
もしくは同等部材については同一符号を付し、ここにお
いて詳細な説明は省略する。同図において、１１は透孔
で、この透孔１１は、内部電極フレーム５の端子７側端
部に内部電極フレーム５の成形時に同時に穿設すること
によって形成されている。１２は前記内部電極フレーム
５を上方から押圧するための抑圧片で、この押圧片１２
は端子７のそれぞれの下端部７＆を延在させて設けられ
、前記内部電極フレーム５の透孔１１の上方を覆う長さ
寸法および幅寸法をもって形成されている。
このように透孔２１が穿設された内部電極フレーム５と
抑圧片１２を有する端子Ｉとを接続するには、先ず、セ
ラミック基板３の電極３ｃに、−端が半導体素子（図示
せず）の電極に接続された内部電極フレーム５をクリー
ム半田９を介して接続させる。次で、この内部電極フレ
ーム５の透孔１１側端部を押圧片１２で押圧させて端子
７をクリーム半田９を介して前記電極３ｃに接続させる
。
抑圧片１２を有する端子Ｉとを接続するには、先ず、セ
ラミック基板３の電極３ｃに、−端が半導体素子（図示
せず）の電極に接続された内部電極フレーム５をクリー
ム半田９を介して接続させる。次で、この内部電極フレ
ーム５の透孔１１側端部を押圧片１２で押圧させて端子
７をクリーム半田９を介して前記電極３ｃに接続させる
。
すなわち、抑圧片１２で内部電極フレーム５を押圧する
ことにより透孔１１内および内部電極フレーム５と抑圧
片１２この間にクリーム半田９が充填されることになシ
、内部電極フレーム５と端子７とがそれぞれ半田付けさ
れることになる。
ことにより透孔１１内および内部電極フレーム５と抑圧
片１２この間にクリーム半田９が充填されることになシ
、内部電極フレーム５と端子７とがそれぞれ半田付けさ
れることになる。
したがって、透孔１１内で凝固したクリーム半田９によ
って内部電極フレーム５が強固に半田付けされることに
なる。
って内部電極フレーム５が強固に半田付けされることに
なる。
なお、本実施例ではフラットベース形交流制御用素子に
ついて説明したが、本発明はこのような限定にとられれ
ること々く、例えばパワートランジスタ等であっても同
等の効果が得られる。
ついて説明したが、本発明はこのような限定にとられれ
ること々く、例えばパワートランジスタ等であっても同
等の効果が得られる。
以上説明したように本発明によれば、予め内部電極フレ
ームの外部端子側端部に透孔を穿設すると共に、この透
孔の上方を覆う延在部を外部端子に設け、内部電極フレ
ームを前記基板の電極に半田付けした後、前記延在部で
内部電極フレームを押圧させて外部端子を半田付けする
ため、延在部が内部電極フレームを押圧することにより
内部電極フレームの透孔内および延在部と内部電極フレ
ームこの間に半田が充填されることになり、透孔内で凝
固した半田によって内部電極フレームが強固に半田付け
されることになる。したがって、半田付は不良を起こし
にくく、信頼性の高い高品質な半導体装置を得ることが
できる。
ームの外部端子側端部に透孔を穿設すると共に、この透
孔の上方を覆う延在部を外部端子に設け、内部電極フレ
ームを前記基板の電極に半田付けした後、前記延在部で
内部電極フレームを押圧させて外部端子を半田付けする
ため、延在部が内部電極フレームを押圧することにより
内部電極フレームの透孔内および延在部と内部電極フレ
ームこの間に半田が充填されることになり、透孔内で凝
固した半田によって内部電極フレームが強固に半田付け
されることになる。したがって、半田付は不良を起こし
にくく、信頼性の高い高品質な半導体装置を得ることが
できる。
第１図は本発明に係る接続方法によって内部電極フレー
ムと外部端子とが接続された状態を要部を拡大して示す
側断面図、第２図は従来の接続方法で内部電極フレーム
と外部端子とが接続されたフラットベース形交流制御用
素子の側断面図、第３図は一部を拡大して示す側断面図
である。 ３・拳・・セラミック基板、３Ｃ＠φ・Φ電極、５・・
・・内部電極フレーム、７・・・・端子、９・・・・ク
リーム半田、１１・・・・透孔、１２・・・・押圧片。
ムと外部端子とが接続された状態を要部を拡大して示す
側断面図、第２図は従来の接続方法で内部電極フレーム
と外部端子とが接続されたフラットベース形交流制御用
素子の側断面図、第３図は一部を拡大して示す側断面図
である。 ３・拳・・セラミック基板、３Ｃ＠φ・Φ電極、５・・
・・内部電極フレーム、７・・・・端子、９・・・・ク
リーム半田、１１・・・・透孔、１２・・・・押圧片。
Claims (1)
- 一端が半導体素子に接続された内部電極フレームと外
部端子とを基板の同一電極に半田付けし両者を接続させ
る半導体装置用外部端子の接続方法において、予め内部
電極フレームの外部端子側端部に透孔を穿設すると共に
、この透孔の上方を覆う延在部を前記外部端子に設け、
内部電極フレームを前記基板の電極に半田付けした後、
前記延在部で内部電極フレームを押圧させて外部端子を
半田付けすることを特徴とする半導体装置用外部端子の
接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2602088A JPH01201943A (ja) | 1988-02-05 | 1988-02-05 | 半導体装置用外部端子の接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2602088A JPH01201943A (ja) | 1988-02-05 | 1988-02-05 | 半導体装置用外部端子の接続方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01201943A true JPH01201943A (ja) | 1989-08-14 |
Family
ID=12182014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2602088A Pending JPH01201943A (ja) | 1988-02-05 | 1988-02-05 | 半導体装置用外部端子の接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01201943A (ja) |
-
1988
- 1988-02-05 JP JP2602088A patent/JPH01201943A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| IT1280673B1 (it) | Modulo di dispositivi a semiconduttori di alta potenza con bassa resistenza termica e metodo di fabbricazione semplificato | |
| JP2717076B2 (ja) | 表面実装超小型電流ヒューズ | |
| JPH1082698A (ja) | 測定抵抗体を有する温度センサ | |
| JP4301096B2 (ja) | 半導体装置 | |
| JPH01201943A (ja) | 半導体装置用外部端子の接続方法 | |
| JPH05315467A (ja) | 混成集積回路装置 | |
| JPH0635382Y2 (ja) | 混成集積回路のリード端子取付構造 | |
| JPS6134632Y2 (ja) | ||
| JP2770664B2 (ja) | 半導体装置及びその製造方法 | |
| JPH01106452A (ja) | 半導体装置 | |
| JPH0249727Y2 (ja) | ||
| JPS63208250A (ja) | 集積回路のパツケ−ジ構造 | |
| JP2024179082A5 (ja) | ||
| JPH0864980A (ja) | 半導体装置、及びその製造方法 | |
| JPH11218443A (ja) | 焦電センサ | |
| JP2665198B2 (ja) | 電力増幅用トランジスタ実装構造 | |
| JPS6011651Y2 (ja) | 半導体装置 | |
| JPS5852641Y2 (ja) | 正特性サ−ミスタ | |
| JPS5813570Y2 (ja) | 温度リレ− | |
| JP3487355B2 (ja) | 圧電発振子 | |
| JPS607488Y2 (ja) | 半導体装置 | |
| JPH0349398Y2 (ja) | ||
| JPH0732230B2 (ja) | 半導体装置 | |
| JPH01281759A (ja) | 半導体装置 | |
| JPS6130748B2 (ja) |