JPH01202018A - Voltage switching circuit - Google Patents

Voltage switching circuit

Info

Publication number
JPH01202018A
JPH01202018A JP2689988A JP2689988A JPH01202018A JP H01202018 A JPH01202018 A JP H01202018A JP 2689988 A JP2689988 A JP 2689988A JP 2689988 A JP2689988 A JP 2689988A JP H01202018 A JPH01202018 A JP H01202018A
Authority
JP
Japan
Prior art keywords
voltage
transistor
circuit
input
vin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2689988A
Other languages
Japanese (ja)
Inventor
Masaharu Nasu
那須 正治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2689988A priority Critical patent/JPH01202018A/en
Publication of JPH01202018A publication Critical patent/JPH01202018A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Electrical Variables (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

PURPOSE:To obtain a voltage switching circuit reducing elements constituting the circuit by providing the circuit with a differential pair transistors(TRs) for outputting an input voltage or a reference voltage in accordance with the sizes of the input and reference voltages. CONSTITUTION:When the input voltage VIN and the reference voltage Vref3 is VIN>Vref3, a TR Q13 is turned on, a TR Q14 is turned off, the TRs Q13, Q15 act as a voltage follower circuit, and a voltage drop due to the TR Q13 is compensated by a level shifting TR Q15, so that a voltage equal to the input voltage VIN is outputted to an output terminal VOUT. In case of VIN<Vref3, the TR Q14 is turned on, the TR Q13 is turned off, the TRs Q14, Q15 act as a voltage follower circuit, and a voltage drop due to the TR Q14 is compensated by the level shift TR Q15, so that a voltage equal to the reference voltage Vref3 is outputted to the output terminal VOUT. Consequently, it is unnecessary to independently form a threshold voltage and two fixed reference voltages.

Description

【発明の詳細な説明】 (産業上の利用分野〕 この発明は、たとえばレーザーディスクプレーヤーのI
Cに用いられ、2つの異なるモード(たとえば映像方式
におけるPAL方式/NTSC方式)の切換に際してそ
の基準電圧を設定する電圧切換回路に関するものである
DETAILED DESCRIPTION OF THE INVENTION (Industrial Field of Application) This invention is applicable to, for example, an I
The present invention relates to a voltage switching circuit that is used in C and sets a reference voltage when switching between two different modes (for example, PAL/NTSC video formats).

(従来の技術) 第2図は従来からレーザーディスクプレーヤーのIC等
に用いられている電圧切換回路を示す回路図である。図
において、Ql、Q2は入力側のPNPトランジスタで
あり、差動対を構成し、エミッタは共通接続され定電流
源11を介し電源に接続されている。トランジスタQ1
.Q2のベースには各々スレッショルド電圧■T)1.
入力電圧VINが与えられ、これらの電圧値の小さい方
のトランジスタが導通する。
(Prior Art) FIG. 2 is a circuit diagram showing a voltage switching circuit conventionally used in ICs of laser disc players. In the figure, Ql and Q2 are PNP transistors on the input side, forming a differential pair, and their emitters are commonly connected and connected to a power supply via a constant current source 11. Transistor Q1
.. The base of Q2 has a threshold voltage ■T)1.
An input voltage VIN is applied, and the transistor with the smaller voltage value becomes conductive.

Q3.Q4はNPNトランジスタであり、トランジスタ
Q4を基準としたカレントミラー回路を構成し、負荷の
役割をする。トランジスタQ3゜Q4のコレクタは各々
トランジスタQ1.Q2のコレクタに接続され、エミッ
タは各々接地されている。
Q3. Q4 is an NPN transistor, constitutes a current mirror circuit with transistor Q4 as a reference, and serves as a load. The collectors of transistors Q3, Q4 are connected to transistors Q1, . It is connected to the collector of Q2, and its emitters are each grounded.

Q5.Q6はNPN)−ランジスタであり、差動対を構
成する。これらのトランジスタのエミッタ共通接続点は
定電流源■2を介し接地されている。
Q5. Q6 is an NPN)-transistor and constitutes a differential pair. The common connection point of the emitters of these transistors is grounded via a constant current source (2).

そして、トランジスタQ5のベースはトランジスタQ2
のコレクタに、トランジスタQ6のベースはトランジス
タQ1のコレクタに各々接続されている。
And the base of transistor Q5 is the transistor Q2
The base of transistor Q6 is connected to the collector of transistor Q1, and the base of transistor Q6 is connected to the collector of transistor Q1.

Q7.Q8はNPNトランジスタであり、ボルテージホ
ロワを構成し、基i!雷電圧、。flに等しい電圧を出
力端子V。Ulに出力する。これらのトランジスタQ7
.Q8のエミッタ共通接続点はトランジスタQ5のコレ
クタに接続されている。トランジスタQ7のベースには
基準電圧■、。flが与えられ、トランジスタQ8のコ
レクタとベースは接続されており、その共通接続点は出
力端子V。1Hに接続されている。
Q7. Q8 is an NPN transistor, constitutes a voltage follower, and base i! Lightning voltage,. Outputs a voltage equal to fl to the terminal V. Output to Ul. These transistors Q7
.. The common emitter connection point of Q8 is connected to the collector of transistor Q5. A reference voltage ■ is applied to the base of the transistor Q7. fl is given, the collector and base of the transistor Q8 are connected, and their common connection point is the output terminal V. Connected to 1H.

Q9.Q10はNPNトランジスタであり、ボルテージ
ホロワを構成し、基準電圧V、。、2に等しい電圧を出
力端子V。Ulに出力する。これらのトランジスタQ9
.QIOのエミッタ共通接続点はトランジスタQ6のコ
レクタに接続されている。
Q9. Q10 is an NPN transistor, constitutes a voltage follower, and has a reference voltage V,. , 2 to the output terminal V. Output to Ul. These transistors Q9
.. The common emitter connection point of QIO is connected to the collector of transistor Q6.

トランジスタQIOのベースには基準電圧Vif2が与
えられ、トランジスタQ9のコレクタとベースは接続さ
れ、その共通接続点は出力端子■。lJlに接続されて
いる。
A reference voltage Vif2 is applied to the base of the transistor QIO, the collector and base of the transistor Q9 are connected, and their common connection point is the output terminal (2). It is connected to lJl.

Ql 1.Ql 2はPNPトランジスタであり、トラ
ンジスタQ12を基準としたカレントミラー回路を構成
し、負荷の役割をする。トランジスタQ11.Q12の
エミッタは電源に接続されている。トランジスタQ11
.Q12のコレクタは各々出力端子V  、トランジス
タQ10のコレクUT りに接続されている。
Ql 1. Ql2 is a PNP transistor, constitutes a current mirror circuit with transistor Q12 as a reference, and serves as a load. Transistor Q11. The emitter of Q12 is connected to the power supply. Transistor Q11
.. The collectors of Q12 are connected to the output terminal V and the collector of transistor Q10, respectively.

次に、動作について説明する。まず、入力電圧VINと
スレッショルド電圧V丁Hとの関係がVIN〉Vlll
の場合について説明する。この場合、トランジスタQ1
がONL、トランジスタQ2がOFFする。そのため、
トランジスタQ5が0FFL、トランジスタQ6がON
する。そして、ボルテージホロワを構成するトランジス
タQ9.Q10がONL、基準電圧V  に等しい電圧
が出力端子ef2 ■  に出力される。
Next, the operation will be explained. First, the relationship between the input voltage VIN and the threshold voltage VdH is VIN>Vllll
The case will be explained below. In this case, transistor Q1
is ONL, and transistor Q2 is turned off. Therefore,
Transistor Q5 is 0FFL, transistor Q6 is ON
do. Transistor Q9 configuring the voltage follower. When Q10 is ONL, a voltage equal to the reference voltage V is output to the output terminal ef2.

00丁 一方、vIN<vTllの場合は、トランジスタQ1が
0FFL、、トランジスタQ2がONする。そのため、
トランジスタQ5がONL、トランジスタQ6がOFF
する。そして、ボルテージホロワを構成するトランジス
タQ7.Q8がONL、基準電圧vref1に等しい電
圧が出力端子V。U□に出力される。この様にして、出
力端子■。Ulの出力電圧を基準電圧■  あるいはV
  として、レー、refl      ref2 ザーディスクの映像方式の切換等を行なう。
On the other hand, when vIN<vTll, the transistor Q1 is OFFFL, and the transistor Q2 is ON. Therefore,
Transistor Q5 is ONL, transistor Q6 is OFF
do. Transistor Q7 configuring the voltage follower. Q8 is ONL, and the voltage equal to the reference voltage vref1 is the output terminal V. Output to U□. In this way, the output terminal ■. The output voltage of Ul is the reference voltage ■ or V
As a result, switching of the video format of the laser disc, etc. is performed.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従来の電圧切換回路は以上の様に構成されているので、
トランジスタQ5.Q6の0N10FFを制御する基準
になるスレッショルド電圧V1Nを基準電圧”rer1
’ v、。f2とは別に設けなければならず、回路を構
成する素子数が増加するという問題点があった。
Since the conventional voltage switching circuit is configured as described above,
Transistor Q5. The threshold voltage V1N, which is the reference for controlling the 0N10FF of Q6, is the reference voltage "rer1".
'v,. This has to be provided separately from f2, which poses a problem in that the number of elements constituting the circuit increases.

この発明は上記の様な問題点を解決するためになされた
ちので、回路を構成する素子がより少ない電圧切換回路
を得ることを目的とする。
The present invention was made to solve the above-mentioned problems, and therefore, it is an object of the present invention to obtain a voltage switching circuit with fewer elements constituting the circuit.

〔課題を解決するための手段〕[Means to solve the problem]

この発明にかかる電圧切換回路は、1対のトランジスタ
から成り、入力電圧が一方のトランジスタの制御電極に
与えられ、基準電圧が他方のトランジスタの制御電極に
与えられ、前記入力電圧と前記基準電圧との大小により
前記入力電圧あるいは前記基準電圧を選択的に共通エミ
ッタから出力する差動対を備えた構成となっている。
The voltage switching circuit according to the present invention consists of a pair of transistors, an input voltage is applied to the control electrode of one transistor, a reference voltage is applied to the control electrode of the other transistor, and the input voltage and the reference voltage are The configuration includes a differential pair that selectively outputs the input voltage or the reference voltage from a common emitter depending on the magnitude of the voltage.

〔作用〕[Effect]

この発明における差動対トランジスタは、各々のトラン
ジスタの制御2a電極に与えられる入力電圧。
The differential pair of transistors in this invention has an input voltage applied to the control 2a electrode of each transistor.

基準電圧の大小関係により選択的に入力電圧あるいは基
準電圧を出力するので、2種類の電圧を切り換えて出力
するために従来回路の様にスレッショルド電圧及び異な
る2つの基準電圧を設ける必要がない。
Since the input voltage or the reference voltage is selectively output depending on the magnitude relationship of the reference voltages, there is no need to provide a threshold voltage and two different reference voltages unlike the conventional circuit in order to switch and output two types of voltages.

(実施例) 第1図はこの発明の一実席例を示す回路図である。図に
おいて、第2図に示す従来回路との相違点は、差動対ト
ランジスタQ5.Q6をなくし、差動対トランジスタQ
5.Q6の0N10FFを制御するトランジスタQ1.
Q2とボルテージホロワ中の基準電圧Vref1.■、
。f2が与えられているトランジスタQ7.QIOを各
々1つのトランジスタQ13.Q14にし、トランジス
タQ8゜Q9を1つのトランジスタQ15にしたことて
ある。トランジスタQ13.Q14はNPNトランジス
タであり、差動対を構成する。これらのトランジスタQ
13.Q14はエミッタが共通接続され、この共通接続
点は定電流源I2を介し接地されると共に、レベルシフ
ト用トランジスタQ15を介し出力端子V  に接続さ
れている。また、OUT コレクタも共通接続され、この共通接続点は、トランジ
スタQ11.Q12より成るカレントミラー回路の基準
となるトランジスタQ12のコレクタに接続されている
。トランジスタQ11はレベルシフト用トランジスタQ
15のコレクタとベースの共通接続点に接続されている
。トランジスタQ13のベースには入力電圧■INが、
トランジスタQ14のベースには基準電圧V  が与え
られ、ef3 これらの大小により、トランジスタQ13あるいはQ1
4がONL、これらのトランジスタQ13゜Q14のエ
ミッタ共通接続点より出力端子V。Ulに選択的に基準
電圧Vrer1あるいは入力電圧■■、に等しい電圧を
出力する。
(Embodiment) FIG. 1 is a circuit diagram showing an example of an actual seat according to the present invention. In the figure, the difference from the conventional circuit shown in FIG. 2 is that the differential pair transistor Q5. Eliminate Q6 and use differential pair transistor Q
5. Transistor Q1.Q6 controls 0N10FF.
Q2 and the reference voltage Vref1 in the voltage follower. ■、
. Transistor Q7.f2 is given. QIO is connected to one transistor each Q13. Q14 and transistors Q8 and Q9 were replaced with one transistor Q15. Transistor Q13. Q14 is an NPN transistor and forms a differential pair. These transistors Q
13. The emitters of Q14 are commonly connected, and this common connection point is grounded via constant current source I2 and is also connected to output terminal V 1 via level shift transistor Q15. The OUT collectors are also commonly connected, and this common connection point is the transistor Q11. It is connected to the collector of transistor Q12, which serves as a reference for the current mirror circuit made up of Q12. Transistor Q11 is a level shift transistor Q
It is connected to a common connection point between the 15 collectors and the base. The input voltage ■IN is applied to the base of the transistor Q13.
A reference voltage V is applied to the base of the transistor Q14, and ef3 is applied to the base of the transistor Q13 or Q1 depending on the magnitude of these voltages.
4 is ONL, and output terminal V from the common connection point of the emitters of these transistors Q13 and Q14. A voltage equal to the reference voltage Vrer1 or the input voltage ■■ is selectively outputted to Ul.

次に動作について説明する。まず入力電圧■1Nと基Q
電圧Vref3の関係がVIN>Vref3の場合につ
いて説明する。この場合、トランジスタQ13がONL
、トランジスタQ14はOFFする。そして、トランジ
スタQ13とQ15がボルテージホロワ回路として動作
し、トランジスタQ13による電圧のドロップ分をレベ
ルシフト用トランジスタQ15で補うので、出力端子V
  には入力UT 電圧v1Nに等しい電圧が出力される。
Next, the operation will be explained. First, the input voltage ■1N and the base Q
A case where the relationship between voltage Vref3 is VIN>Vref3 will be explained. In this case, transistor Q13 is ONL.
, transistor Q14 is turned off. Transistors Q13 and Q15 operate as a voltage follower circuit, and the level shift transistor Q15 compensates for the voltage drop caused by transistor Q13, so that the output terminal V
A voltage equal to the input UT voltage v1N is output.

次に、vIN<vref3の場合について説明する。Next, the case where vIN<vref3 will be explained.

この場合、トランジスタQ14がONL、トランジスタ
Q13はOFF゛する。そして、トランジスタQ14と
015がボルテージホロワ回路として動作し、トランジ
スタQ14による電圧のドロップ分をレベルシフト用ト
ランジスタQ15で補うので、出力端子V  には基準
電圧V  に等しOUT        ref3 い電圧が出力される。
In this case, transistor Q14 is turned ON and transistor Q13 is turned OFF. Then, the transistors Q14 and 015 operate as a voltage follower circuit, and the level shift transistor Q15 compensates for the voltage drop caused by the transistor Q14, so a voltage equal to the reference voltage V is outputted to the output terminal V. Ru.

本実施例で第2図に示す従来回路と同様の出力電圧を得
るには、例えば基準電圧■、。、1がV、。、2より小
さい場合であれば、基準電圧■  を基準ef3 電圧V  と等しくする。これにより、入力電圧ef1 ■ を基準電圧■、。、1より小さくすれば出力端子N ■  の電圧は基準電圧V  となるし、入力型OUT
          ref1 圧V を基準電圧V  とすれば、出力端子IN   
    ref2 ■  の電圧は基準電圧■  となる。
In order to obtain an output voltage similar to that of the conventional circuit shown in FIG. 2 in this embodiment, for example, the reference voltage . , 1 is V,. , 2, the reference voltage ■ is made equal to the reference ef3 voltage V. As a result, the input voltage ef1 ■ becomes the reference voltage ■. , if it is smaller than 1, the voltage of the output terminal N becomes the reference voltage V, and the input type OUT
If the ref1 voltage V is the reference voltage V, the output terminal IN
The voltage of ref2 ■ becomes the reference voltage ■.

OUT                     r
ef2〔発明の効果〕 以上の様にこの発明によれば、各制御電極に与えられる
入力電圧、基準電圧の大小により入力電圧あるいは基準
電圧を出力する差動対トランジスタを設けたので、2種
類の電圧を切り換えて出力するために従来回路の様に別
々にスレッショルド電圧及び2つの固定した基準電圧を
設ける必要がなく、素子数を少なくすることができると
いう効果がある。
OUTr
ef2 [Effect of the Invention] As described above, according to the present invention, a differential pair transistor is provided that outputs an input voltage or a reference voltage depending on the magnitude of the input voltage and reference voltage applied to each control electrode. Unlike conventional circuits, there is no need to separately provide a threshold voltage and two fixed reference voltages to switch and output voltages, and the number of elements can be reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例を示す回路図、第2図は従
来の電圧切換回路を示す回路図である。 図において、■ は入力電圧、■、。f3は基準電N 圧、Q13.Q14は差動対トランジスタである。 なお、各図中同一符号は同一または相当部分を示す。 第1図 第2図
FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG. 2 is a circuit diagram showing a conventional voltage switching circuit. In the figure, ■ is the input voltage, and ■. f3 is the reference voltage N voltage, Q13. Q14 is a differential pair transistor. Note that the same reference numerals in each figure indicate the same or corresponding parts. Figure 1 Figure 2

Claims (1)

【特許請求の範囲】[Claims] (1)1対のトランジスタから成り、入力電圧が一方の
トランジスタの制御電極に与えられ、基準電圧が他方の
トランジスタの制御電極に与えられ、前記入力電圧と前
記基準電圧との大小により前記入力電圧あるいは前記基
準電圧を選択的に共通エミッタから出力する差動対を備
えたことを特徴とする電圧切換回路。
(1) Consisting of a pair of transistors, an input voltage is applied to the control electrode of one transistor, a reference voltage is applied to the control electrode of the other transistor, and the input voltage is determined by the magnitude of the input voltage and the reference voltage. Alternatively, a voltage switching circuit comprising a differential pair that selectively outputs the reference voltage from a common emitter.
JP2689988A 1988-02-08 1988-02-08 Voltage switching circuit Pending JPH01202018A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2689988A JPH01202018A (en) 1988-02-08 1988-02-08 Voltage switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2689988A JPH01202018A (en) 1988-02-08 1988-02-08 Voltage switching circuit

Publications (1)

Publication Number Publication Date
JPH01202018A true JPH01202018A (en) 1989-08-15

Family

ID=12206085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2689988A Pending JPH01202018A (en) 1988-02-08 1988-02-08 Voltage switching circuit

Country Status (1)

Country Link
JP (1) JPH01202018A (en)

Similar Documents

Publication Publication Date Title
US4390848A (en) Linear transconductance amplifier
JPH0865134A (en) Buffer circuit
US4315221A (en) Switching circuit
JPS6327460Y2 (en)
JPH01202018A (en) Voltage switching circuit
US4284912A (en) Switching circuits for differential amplifiers
US5764105A (en) Push-pull output circuit method
JP3380927B2 (en) Operational amplifier
JPH04268810A (en) Delay circuit
JP3103104B2 (en) Buffer circuit
JPH0633713Y2 (en) Analog switch circuit
EP0384710A1 (en) Amplifier circuit operable at low power source voltage
JP2687160B2 (en) Switch circuit
JP2589577Y2 (en) Switch circuit
JP2797620B2 (en) Comparison circuit
JPH0595276A (en) Or circuit
JP2845638B2 (en) Variable gain circuit
JPH0528825Y2 (en)
JPH0630424B2 (en) Variable gain type amplifier circuit
JPS6211528B2 (en)
JPH01202005A (en) switching circuit
JPH04215315A (en) Level shift circuit
JPS6143018A (en) Signal switching circuit
JPS637014A (en) Comparator circuit
JPS5916311B2 (en) comparison circuit