JPH01202045A - 障害監視方式 - Google Patents
障害監視方式Info
- Publication number
- JPH01202045A JPH01202045A JP63025719A JP2571988A JPH01202045A JP H01202045 A JPH01202045 A JP H01202045A JP 63025719 A JP63025719 A JP 63025719A JP 2571988 A JP2571988 A JP 2571988A JP H01202045 A JPH01202045 A JP H01202045A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- parity
- cyclic code
- storage circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 125000004122 cyclic group Chemical group 0.000 claims abstract description 38
- 230000005540 biological transmission Effects 0.000 claims abstract description 7
- 238000012544 monitoring process Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 4
- 238000000605 extraction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ伝送に於ける記憶回路の障害監視方式に
関し、特に特定信号入力時の障害監視不能状態を防止す
る方式に関する。
関し、特に特定信号入力時の障害監視不能状態を防止す
る方式に関する。
従来、データ伝送に於いてこの種の記憶回路の障害監視
は、入力信号のパリティを計数すると共に、記憶回路の
出力のパリティを再計数し。
は、入力信号のパリティを計数すると共に、記憶回路の
出力のパリティを再計数し。
これら入出力のパリティを比較することによシ行われて
いた。
いた。
上述した従来の障害監視方式は、パリティチニックを用
いている為、データが記憶回路中でランダムに誤シをお
こしても、その出力のパリティ計数結果が入力側と同一
なら誤りなしと判断される欠点がある。
いている為、データが記憶回路中でランダムに誤シをお
こしても、その出力のパリティ計数結果が入力側と同一
なら誤りなしと判断される欠点がある。
又、特定信号に対しては全く監視能力がないという欠点
もある。例えば、全信号中の1″の数を計数するパリテ
ィチエツクでは、”Owの数を計数しないので、入力信
号が全て′lO″の場合の入出力の障害監視は不可能と
なる。
もある。例えば、全信号中の1″の数を計数するパリテ
ィチエツクでは、”Owの数を計数しないので、入力信
号が全て′lO″の場合の入出力の障害監視は不可能と
なる。
以上の様に、記憶回路の障害監視にパリティチエツクを
用いた場合には、監視の出来ない場合が生じ、データ伝
送では問題となる。
用いた場合には、監視の出来ない場合が生じ、データ伝
送では問題となる。
このような問題に鑑み2本発明の技術的課題はデータ伝
送において特定の入力信号の時でも記憶回路の監視不能
の状態を防止することのできる障害監視方式を提供しよ
うとするものである。
送において特定の入力信号の時でも記憶回路の監視不能
の状態を防止することのできる障害監視方式を提供しよ
うとするものである。
本発明による障害監視方式は、データ伝送における記憶
回路の入力側に、特定の巡回符号を送出する手段と、入
力信号のデータのパリティピットを計数する手段と、既
設の入力線とは別設の入力線と、上記別入力線を通し上
記巡回符号とパリティピットを多重化して上記記憶回路
に出力する手段とを設け、上記記憶回路の出力側には、
既設の出力線とは別設の出力線と、出力線を通して上記
記憶回路よシ読み出されたデータのパリティを計数する
手段と、上記入力側の巡回符号送出手段と一定の時間関
係におかれた出力側の巡回符号送出手段と、上記別出力
線をを通して上記記憶回路から読み出された巡回符号と
パリティピットの多重化信号よりそれぞれを抽出する手
段と、抽出された巡回符号と上記出力側の巡回符号発生
回路からの巡回符号との正誤を判定する手段と、抽出さ
れたパリティピットと前記出力側のパリティ計数手段で
計数された上記パリティピットとの正誤を判定する手段
とを設けることにより構成される事を特徴とする。
回路の入力側に、特定の巡回符号を送出する手段と、入
力信号のデータのパリティピットを計数する手段と、既
設の入力線とは別設の入力線と、上記別入力線を通し上
記巡回符号とパリティピットを多重化して上記記憶回路
に出力する手段とを設け、上記記憶回路の出力側には、
既設の出力線とは別設の出力線と、出力線を通して上記
記憶回路よシ読み出されたデータのパリティを計数する
手段と、上記入力側の巡回符号送出手段と一定の時間関
係におかれた出力側の巡回符号送出手段と、上記別出力
線をを通して上記記憶回路から読み出された巡回符号と
パリティピットの多重化信号よりそれぞれを抽出する手
段と、抽出された巡回符号と上記出力側の巡回符号発生
回路からの巡回符号との正誤を判定する手段と、抽出さ
れたパリティピットと前記出力側のパリティ計数手段で
計数された上記パリティピットとの正誤を判定する手段
とを設けることにより構成される事を特徴とする。
、以、下余白
〔実施例〕
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例の構成図である。
1.2.3は入力信号線、4,5.6は入力信号のパリ
ティ計数回路、7は入力側の巡回符号発生回路、8は巡
回符号、パリティの多重化回路。
ティ計数回路、7は入力側の巡回符号発生回路、8は巡
回符号、パリティの多重化回路。
9は記憶回路、 10,11.12は出力信号のパリテ
ィ計数回路、13は巡回符号、パリティピットの抽出回
路、14は出力側の巡回符号発生回路、15はパリティ
正誤判定回路、16は巡回符号正誤判定回路を示す。
ィ計数回路、13は巡回符号、パリティピットの抽出回
路、14は出力側の巡回符号発生回路、15はパリティ
正誤判定回路、16は巡回符号正誤判定回路を示す。
今、入力信号線1,2.3の信号パリティをそれぞれパ
リティ計数回路4.5.6で計数し、その計数結果を多
重化回路8へ送出する。多重化回路8では入力側の巡回
符号発生回路7よシの巡回符号とパリティ計数回路4.
5.6より送られたパリティ計数結果とをある一定のフ
レームフォーマット上に多重する。
リティ計数回路4.5.6で計数し、その計数結果を多
重化回路8へ送出する。多重化回路8では入力側の巡回
符号発生回路7よシの巡回符号とパリティ計数回路4.
5.6より送られたパリティ計数結果とをある一定のフ
レームフォーマット上に多重する。
第2図はそのフレームフォーマットの一例である。多重
化された信号は、別入力線17を通して入力信号線1.
2.3の入力信号と同様に記憶回路9へ出力され、書き
込まれる。記憶回路9では一定時間後に、この4種の信
号が読み出される。入力信号線1,2.3よシ記憶回路
9に入力され、記憶回路9から読み出された信号はパリ
ティ計数回路10.11 、12で再びパリティ計数さ
れ、その計数結果がパリティ正誤判定回路15へ送出さ
れる。又、別出力線18を通して記憶回路9から読み出
された巡回符号とパリティピットの多重化信号は、抽出
回路13で巡回符号、パリティピットが別々にとシ出さ
れ、それぞれ巡回符号正誤判定回路16とパリティ正誤
判定回路15へ送出される。
化された信号は、別入力線17を通して入力信号線1.
2.3の入力信号と同様に記憶回路9へ出力され、書き
込まれる。記憶回路9では一定時間後に、この4種の信
号が読み出される。入力信号線1,2.3よシ記憶回路
9に入力され、記憶回路9から読み出された信号はパリ
ティ計数回路10.11 、12で再びパリティ計数さ
れ、その計数結果がパリティ正誤判定回路15へ送出さ
れる。又、別出力線18を通して記憶回路9から読み出
された巡回符号とパリティピットの多重化信号は、抽出
回路13で巡回符号、パリティピットが別々にとシ出さ
れ、それぞれ巡回符号正誤判定回路16とパリティ正誤
判定回路15へ送出される。
パリティ正誤判定回路15では、抽出回路13によシ抜
き取られた入力側のパリティ計数回路4゜5.6の計数
結果と、記憶回路9の出力を出力側のパリティ計数回路
10.11 、12で計数した結果との一致、不一致を
判定し、一致の場合は正。
き取られた入力側のパリティ計数回路4゜5.6の計数
結果と、記憶回路9の出力を出力側のパリティ計数回路
10.11 、12で計数した結果との一致、不一致を
判定し、一致の場合は正。
不一致の場合は誤りとするパリティチエツクが行われる
。
。
巡回符号正誤判定回路16では、抽出回路13により抜
き取られた入力側の巡回符号発生回路7の信号と、出力
側の巡回符号発生回路14で発生された巡回符号との一
致、不一致の判定が行われ、一致の場合は正、不一致の
場合は誤りとする巡回符号によるエラーチエツクが行わ
れる。
き取られた入力側の巡回符号発生回路7の信号と、出力
側の巡回符号発生回路14で発生された巡回符号との一
致、不一致の判定が行われ、一致の場合は正、不一致の
場合は誤りとする巡回符号によるエラーチエツクが行わ
れる。
ここで、入力側の巡回符号発生回路7と出力側の巡回符
号発生回路14よシ送出されるそれぞれの信号は、記憶
回路9の書き込み、読み出し時のある一定のタイミング
さえ守れば、常に一致する様に構成されている。それ故
9巡回符号正誤判定回路16よシの正信号は、記憶回路
9の正常動作を意味し、入力信号線1,2.3よシの入
力信号のエラーチエツクはパリティ正誤判定回路15で
の正誤判定が有効となる。
号発生回路14よシ送出されるそれぞれの信号は、記憶
回路9の書き込み、読み出し時のある一定のタイミング
さえ守れば、常に一致する様に構成されている。それ故
9巡回符号正誤判定回路16よシの正信号は、記憶回路
9の正常動作を意味し、入力信号線1,2.3よシの入
力信号のエラーチエツクはパリティ正誤判定回路15で
の正誤判定が有効となる。
逆に1巡回符号正誤判定回路16よりの誤シ信号発動時
は、記憶回路9の異常を意味するので。
は、記憶回路9の異常を意味するので。
たとえ、パリティ正誤判定回路15より入力信号線1,
2.3の入力信号が正という出力が得られたとしても、
それは無効であることが判明する。
2.3の入力信号が正という出力が得られたとしても、
それは無効であることが判明する。
以上説明した様に本発明は、従来用いられていたパリテ
ィによる信号の障害監視に2巡回符号を用いた記憶回路
自体の障害監視機能を加える事により、パリティによる
信号監視の正当。
ィによる信号の障害監視に2巡回符号を用いた記憶回路
自体の障害監視機能を加える事により、パリティによる
信号監視の正当。
不当を識別できる為、特定の入力信号入力時の障害監視
も可能にするという効果がある。
も可能にするという効果がある。
第1図は本発明の障害監視方式の構成図、第2図は巡回
符号とパリティピットの多重時のフレームフォーマット
を示した図である。 1.2.3・・・入力信号線、17・・・別人力線。 18・・・別出力線。
符号とパリティピットの多重時のフレームフォーマット
を示した図である。 1.2.3・・・入力信号線、17・・・別人力線。 18・・・別出力線。
Claims (1)
- 1、データ伝送における記憶回路の入力側に特定の巡回
符号を送出する手段と、入力信号のデータのパリテイビ
ットを計数する手段と、既設の入力線とは別設の入力線
と、上記別入力線を通し上記、巡回符号とパリテイビッ
トを多重化して上記記憶回路に出力する手段とを設け、
上記記憶回路の出力側には、既設の出力線とは別設の出
力線と、出力線を通して上記記憶回路より読み出された
データのパリテイを計数する手段と、上記入力側の巡回
符号送出手段と一定の時間関係におかれた出力側の巡回
符号送出手段と、上記別出力線を通して上記記憶回路か
ら読み出された巡回符号とパリテイビットの多重化信号
よりそれぞれを抽出する手段と、抽出された巡回符号と
上記出力側の巡回符号発生回路からの巡回符号との正誤
を判定する手段と、抽出されたパリテイビットと前記出
力側のパリテイ計数手段で計数された上記パリテイビッ
トとの正誤を判定する手段を設けることにより構成され
る事を特徴とする障害監視方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63025719A JPH01202045A (ja) | 1988-02-08 | 1988-02-08 | 障害監視方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63025719A JPH01202045A (ja) | 1988-02-08 | 1988-02-08 | 障害監視方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01202045A true JPH01202045A (ja) | 1989-08-15 |
Family
ID=12173601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63025719A Pending JPH01202045A (ja) | 1988-02-08 | 1988-02-08 | 障害監視方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01202045A (ja) |
-
1988
- 1988-02-08 JP JP63025719A patent/JPH01202045A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5136704A (en) | Redundant microprocessor control system using locks and keys | |
| GB2164184A (en) | Train detection system | |
| US3735105A (en) | Error correcting system and method for monolithic memories | |
| US4858236A (en) | Method for error correction in memory system | |
| US5170338A (en) | Apparatus for carrying out serial control and method of controlling said apparatus | |
| US3729708A (en) | Error detecting and correcting apparatus for use in a system wherein phase encoded binary information is recorded on a plural track | |
| US4236247A (en) | Apparatus for correcting multiple errors in data words read from a memory | |
| JPH01202045A (ja) | 障害監視方式 | |
| JP2806856B2 (ja) | 誤り検出訂正回路の診断装置 | |
| JPH0962525A (ja) | プログラム暴走検出装置および暴走検出方法 | |
| SU484521A1 (ru) | Устройство дл обнаружени ошибок в цифровых автоматах | |
| JPH0423635A (ja) | 主信号常時監視装置 | |
| SU1072050A1 (ru) | Устройство дл контрол блоков обнаружени и коррекции ошибок,работающих с кодом Хэмминга | |
| JPH05108385A (ja) | エラー訂正回路診断方式 | |
| JPS58220545A (ja) | デイジタル伝送方式 | |
| SU1173444A2 (ru) | Устройство дл исправлени ошибок в цифровых магнитных накопител х | |
| SU746744A1 (ru) | Запоминающее устройство с самоконтролем | |
| JPS60188000A (ja) | 読み出し専用メモリ | |
| JPS61100064A (ja) | 時分割スイツチ通話路監視方式 | |
| JPS6288047A (ja) | インタフエ−ス制御装置 | |
| SU1091228A1 (ru) | Запоминающее устройство с самоконтролем | |
| JPS61101138A (ja) | フレ−ム同期方式 | |
| SU1029230A2 (ru) | Устройство дл контрол блоков коррекции ошибок в пам ти | |
| JP2759607B2 (ja) | 同期信号検出装置 | |
| JPH03113644A (ja) | 多数決誤り検出回路 |