JPH01204522A - セレクター回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔腫東上の利用分野〕 この発明は、デジタル信号処理装置におけるセレクター
回路である。

〔従来の技術〕

第２図は、従来のセレクター回路であル９図において（
１）は第１の入力端子、（２）は第２の入力端子。

（３）は出力端子、（４１は出力Ａ６１子（３）の出力
信号を第１の入力端子＋１１への入力信号にするか、第
２の入力端子（２）への入力信号にするかを制御する第
３の入力端子、　　ｆ５１．（６）、（７Ｉは入力信号
の論理和の反転出力を出す半導体トランジスタ回路によ
ｌ＆成された２人力ナンド回路、（８１μ入力信号の反
転出力を出量、半導体トランジスタ回路によ多構成−ｇ
ｈだインバート回路、　（９１’は２人力ナンド回路（
７）及びインバート回路（８１を動作させる為の電源供
給端子である。

次に第３図に従い動作について＝Ｗする。たとえば第１
の入力端子（１）へ入力した信号を出力端子（３）にそ
のまま出力する場合を考える。第３の入力端子（４）を
Ｈ論理にすると、インバート回路（８１の出力はＬ論理
になシワナンド回路（７１の出力は第２の入力端子（２
）への入力信号の■論理、Ｌ論坤にかかわらずＨ論理に
同庁される。一方ナンド回路（５）の出力は第１の入力
端子＋１１への入力信号の反転出力となる。ナンド回路
（６）の出力は、ナンド回路（５）及び、ナンド回路（
７）の出力から第１の入力端子（１１への入力信号と同
一の信号となる。

〔発明が解決しようとする課題〕

従来のセレクター回路は以上のように構成されているの
で、半導体トランジスタのスイッチング遅延や、スイッ
チング速度の制限により波形がなまるなどの問題があっ
た。

この発明は上記のような間馳点を解消するためになされ
たもので、スイッチング遅延が無く、波形なまりのない
セレクター回路を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係るセレクター回路は、第１の入力端子と出
力端子の間に第１のジョセフソン素子を接続し、第２の
入力端子と出力端子の間に第２のジョセフソン素子を接
続するとともに、前記ｗ１のレヨセフソン素子に垂直に
ジョセフソン素子の臨界［３以上の磁場をかけることの
できる第１のコイルを配置し、前記第２のジョセフソン
素子に垂直に前記ν１のコイルが磁場を発生しない時に
ジョセフソン素子の臨界磁場以上の磁場を発生すること
ができ、前記第１のコイルが磁場を発生している時は磁
場を発生しない第２のコイルを配置したものである。

〔作用〕

この発明におけるセレクター回路は、鞭１のコイルが発
生するジョセフソン素子の臨界画界を超える磁場により
、第１のジョセフソン素子が非導通状態になシ、その時
第２のコイル絋磁場を発生していないので超伝導状態と
な−１＞、Ｗ２の入力端子と出力端子が導通状態となる
。

〔実施例〕

以下この発明の一実施例を図について説明する。

第１図（ａ）において（１）はｗｌの入力端子、（２）
は第２の入力端子、（３）は第１の入カワー子（１）へ
の入力信号か、第２の入力端子（２）への入力信号かい
ずれか一方をそのま撞出力する出力端子、（４）は出力
端子（３）への出力信号を入力端子（１）への入力信号
とする場合はＶｌ（ｖ）を入力し、出力端子（３）への
出力信号を入力端子（２）への入力信号とする場合はＶ
２　（ｖ）　（ｖ２〈ｖｌ）を入力することで出力信号
を制御する出力信号制御端子、　（ＩＩは出力信号制御
端子（４！ヘアノート°側を接続した第１のダイオード
、　　（Ｉｌｌは出力信号制御端子（４コへカンード狽
ＩＩを接続した第２のダイオード、α２は前記第１のダ
イオード”Ｑｌのカンード側に接続した第１のコイル、
　Ｑ３は前記第２のダイオードαＢのアノード側に接続
した第２のコイル、α滲は第１のコイルα２及び第２の
コイルａ３を共通に接続する電圧レベル（Ｖ１＋　Ｖ２
　）　／　２　（ｖ）を持たせる閾値入力端子、αりは
第１のコイルα２に重重に横切るｖｌのジョセフソン素
子、Ｏｅは第２のコイルα３に垂直に横切る第２のジョ
セフソン素子、αηハ第１のジョセフソン素子α９の片
端子と第１の入力端子（１１を接続する第１の導体、錦
は第２のジョセフソン系子（１Ｇの片端子と第２の入力
端子（２）を接続する第２の導体、α３は第１のジョセ
フソン素子ａりの。

前記片端子と絶縁体を介した他端子と、出力端子を接続
するとともに８ｇ２のジョセフソンｇ子ａａの＝Ｕ記片
端子と絶縁体を介した他端子と、出力へ子を接続する第
３の導体である。また、第１図（ｂ）は請１図（ａ）中
、ＡＡ’ＢＢ’で示した面における断面図であ！：ｒ、
　ＣＡは第１の導体αη及び第２の導体錦と接続される
第１の超伝導体、ＱＤは第３の導体Ｉと接続される第２
の超伝導体、＠は第１の超伝導体■と第２の超伝導体と
によりはさまｈた絶縁体である。

上記のように構成さｈたセレクター回路においては、た
とえば第１の入力端子（１）へ入力した信号を出力部１
子（３）にその１寸出力する場合には、出力信号制御端
子（４）への入力電圧をｖ２に設定する。

この時、第２のダイオードＵには順方向に電流が流れ、
第１のダイオードααは逆電圧がかかる為電流は流れな
い。第２のコイルαｊには電流が流れる為、第２のジョ
セフソン素子ａＯに垂直に臨界磁場以上の磁場が作用し
、ジョセフソン効果によシ導体（１１と導体へ９が非導
通状態となる。この時第１のコイルα２には電流は流れ
ない為第１のジョセフソン素子αＳは超伝導状態のまま
であり、導体αＤと導体（１９は導通状態のままである
。以上の動作により第１の入力端子（１１と出力端子（
３）がオン状態、第２の入力端子（２）と出力端子（３
）がオフ状態となシ、第１の入力端子（１）への入力信
号が出力端子（３）にその１１出力される。

〔発明の効果〕

以上のように、この発明によｈばセレクター回路のスイ
ッチ動作をジョセフソン素子のジョセフソン効果による
ものとしたので、従来の半尋体トランジスタによるセレ
クター回路に比較し、スイッチング遅延が無く波形なま
シのないセレクター回路を得られる効果がある。

【図面の簡単な説明】

第１図（ａ）は、この発明の一実施例によるセレクター
回路を示す図、第１図（ｂ）は第１図（ａ）中ＡＡ’Ｂ
Ｂ’　　で示した面におけるＷｒ面図、第２図は従来の
セレクター回路を示す図である。図中（１１は第１の入
力端子、（２）は第２の入力端子、（３）は出力端子。 （４）は第３の入力端子、０１は第１のダイオード、α
υは第２のダイオード、α２は第１のコイル、α３は第
２のコイル、　Ｑ４１は閾値入力端子、α９は第１のジ
ョセフソン素子、αｅは第２のジョセフソン素子、αＤ
は第１の導体、ｔ１秒は第２の導体、α９は第３の導体
、。 ■は第１の超伝導体、　ｃ！ｎは第２の超伝導体、器は
絶縁体である。 なお１図中同一符号はト１−２又は和尚部分を示す。

Claims (1)

【特許請求の範囲】
1. 第１の入力端子と、第２の入力端子と、前記第１の入力
   端子あるいは前記第２の入力端子に入力された信号をそ
   のまま出力する出力端子と、前記出力端子の出力信号を
   前記第１の入力端子への入力信号にするか、あるいは前
   記第２の入力端子への入力信号にするかを制御する第３
   の入力端子と、前記第３の入力端子へアノード側を接続
   した第１のダイオードと、前記第３の入力端子へカソー
   ド側を接続した第２のダイオードと、前記第１のダイオ
   ードと直列に接続した第１のコイルと、前記第２のダイ
   オードと直列に接続した第２のコイルと、前記第１のコ
   イルと前記第２のコイルに共通に直列に接続した入力信
   号閾値設定端子と、前記第１のコイルの軸方向に垂直に
   コイルを横切る第１のジョセフソン素子と、前記第２の
   コイルの軸方向に垂直にコイルを横切る第２のジョセフ
   ソン素子と、前記第１のジョセフソン素子と前記第１の
   入力端子及び前記出力端子を接続する導体と、前記第２
   のジョセフソン素子と前記第２の入力端子及び前記出力
   端子を接続する導体とで構成されていることを特徴とす
   るセレクター回路。