JPH0120465B2 - - Google Patents
Info
- Publication number
- JPH0120465B2 JPH0120465B2 JP59028944A JP2894484A JPH0120465B2 JP H0120465 B2 JPH0120465 B2 JP H0120465B2 JP 59028944 A JP59028944 A JP 59028944A JP 2894484 A JP2894484 A JP 2894484A JP H0120465 B2 JPH0120465 B2 JP H0120465B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- physical
- logical
- processor number
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は複数のプロセツサから構成されるマル
チプロセツサシステムに関するもので、とりわけ
プロセツサ障害発生時のオンライン障害処理を行
なうものである。
チプロセツサシステムに関するもので、とりわけ
プロセツサ障害発生時のオンライン障害処理を行
なうものである。
従来例の構成とその問題点
近年、処理能力の向上を計るため、複数のマイ
クロプロセツサを用いて計算処理を行なうマルチ
プロセツサシステムが種々の装置に利用されるよ
うになつてきた。
クロプロセツサを用いて計算処理を行なうマルチ
プロセツサシステムが種々の装置に利用されるよ
うになつてきた。
このようなシステムにおいてはシステム内のた
とえば１つのプロセツサに障害が生じた際、この
障害プロセツサの障害状況を把握するために、シ
ステム制御プロセツサはオンラインによりこの障
害プロセツサと通信を行ない、障害プロセツサの
診断・試験処理を実施する必要がある。
とえば１つのプロセツサに障害が生じた際、この
障害プロセツサの障害状況を把握するために、シ
ステム制御プロセツサはオンラインによりこの障
害プロセツサと通信を行ない、障害プロセツサの
診断・試験処理を実施する必要がある。
しかしながら従来のマルチプロセツサシステム
は、複数のプロセツサにおける各プロセツサの論
理プロセツサ番号は１種類しかなく、そのシステ
ム内のプロセツサに障害が発生した場合その障害
プロセツサが実行していた計算処理を他のあいて
いるプロセツサに実行させるため、その論理プロ
セツサ番号を切り替えてしまうことにより、以降
その障害プロセツサとの通信を行なうことができ
ず、システム制御プロセツサによる障害プロセツ
サの診断・試験処理ができないという欠点を有し
ていた。
は、複数のプロセツサにおける各プロセツサの論
理プロセツサ番号は１種類しかなく、そのシステ
ム内のプロセツサに障害が発生した場合その障害
プロセツサが実行していた計算処理を他のあいて
いるプロセツサに実行させるため、その論理プロ
セツサ番号を切り替えてしまうことにより、以降
その障害プロセツサとの通信を行なうことができ
ず、システム制御プロセツサによる障害プロセツ
サの診断・試験処理ができないという欠点を有し
ていた。
発明の目的
本発明は上記欠点に鑑み、データ処理を実施す
るプロセツサに障害が生じた際、その障害プロセ
ツサが実施していたデータ処理を代替プロセツサ
に行なわせても、前記障害プロセツサと診断・試
験処理の通信が行なうことができるようにしたマ
ルチプロセツサシステムを提供するものである。
るプロセツサに障害が生じた際、その障害プロセ
ツサが実施していたデータ処理を代替プロセツサ
に行なわせても、前記障害プロセツサと診断・試
験処理の通信が行なうことができるようにしたマ
ルチプロセツサシステムを提供するものである。
発明の構成
本発明は、データ処理を実行するｎ個のプロセ
ツサと、これらｎ個のプロセツサの代替をする１
個の予備プロセツサと、データバスを介し、前記
ｎ＋１個のプロセツサの制御を行うシステム制御
プロセツサとを具備し、システム制御プロセツサ
には前記ｎ個のプロセツサのデータ処理時及び診
断試験処理時に応じた第１、第２の論理プロセツ
サ番号が付された論理プロセツサ番号テーブルを
設けるとともに、前記第１、第２の論理プロセツ
サ番号に応じた物理プロセツサ番号が付された物
理プロセツサ番号テーブルを設け、前記ｎ個のプ
ロセツサのうちの１個に障害が発生した時には、
前記物理プロセツサ番号テーブルの前記第１の論
理プロセツサ番号に応じた物理プロセツサ番号を
前記予備プロセツサの物理プロセツサ番号に書き
替え、前記システム制御プロセツサが、データ処
理時には前記第１の論理プロセツサ番号に応じた
物理プロセツサ番号を選択することにより、障害
発生時には予備プロセツサにデータ処理を実行さ
せるとともに、前記第２の論理プロセツサ番号に
応じた物理プロセツサ番号を選択することによ
り、障害が発生したプロセツサの診断・試験を実
行することにより、上記目的を達するものであ
る。
ツサと、これらｎ個のプロセツサの代替をする１
個の予備プロセツサと、データバスを介し、前記
ｎ＋１個のプロセツサの制御を行うシステム制御
プロセツサとを具備し、システム制御プロセツサ
には前記ｎ個のプロセツサのデータ処理時及び診
断試験処理時に応じた第１、第２の論理プロセツ
サ番号が付された論理プロセツサ番号テーブルを
設けるとともに、前記第１、第２の論理プロセツ
サ番号に応じた物理プロセツサ番号が付された物
理プロセツサ番号テーブルを設け、前記ｎ個のプ
ロセツサのうちの１個に障害が発生した時には、
前記物理プロセツサ番号テーブルの前記第１の論
理プロセツサ番号に応じた物理プロセツサ番号を
前記予備プロセツサの物理プロセツサ番号に書き
替え、前記システム制御プロセツサが、データ処
理時には前記第１の論理プロセツサ番号に応じた
物理プロセツサ番号を選択することにより、障害
発生時には予備プロセツサにデータ処理を実行さ
せるとともに、前記第２の論理プロセツサ番号に
応じた物理プロセツサ番号を選択することによ
り、障害が発生したプロセツサの診断・試験を実
行することにより、上記目的を達するものであ
る。
実施例の説明
以下図面を参照しながら、本発明の一実施例に
ついて説明する。
ついて説明する。
第１図は本発明の一実施例におけるマルチプロ
セツサシステムのブロツク結線図である。
セツサシステムのブロツク結線図である。
第１図において、１1〜１oはデータ処理を実行
するプロセツサ、１o+1はプロセツサ１1〜１oの
中で障害が生じた際に代替となるプロセツサ、２
はプロセツサ１1〜１o+1の制御をバス３を介して
実行するシステム制御プロセツサである。
するプロセツサ、１o+1はプロセツサ１1〜１oの
中で障害が生じた際に代替となるプロセツサ、２
はプロセツサ１1〜１o+1の制御をバス３を介して
実行するシステム制御プロセツサである。
次に第２図を参照して、システム制御プロセツ
サ２の構成をさらに詳細に説明する。
サ２の構成をさらに詳細に説明する。
第２図において、１０はデータ及びデータ処理
プログラムをどのプロセツサ１1〜１oに送信する
かを指示する送信先論理プロセツサ番号指示回路
である。１２はプロセツサ１1〜１oに対応する論
理プロセツサ番号及び物理プロセツサ番号を保持
するテーブルで、論理プロセツサ番号はテーブル
１２ａに、物理プロセツサ番号はテーブル１２ｂ
に保持される。プロセツサ１1〜１oに対応するデ
ータ処理時の論理及び物理プロセツサ番号はA1
〜Aoと１1〜１oである。また診断・試験時の論理
及び物理プロセツサ番号はB1〜Boと１1〜１oで
ある。１１は送信先論理プロセツサ番号指示回路
１０が指示する論理プロセツサ番号に対応する物
理プロセツサ番号をテーブル１２内から検索する
検索回路で、たとえば送信先論理プロセツサ番号
指示回路１０がデータ処理時にA1を指示すると、
そのA1に対応する物理プロセツサ番号１1を検出
する。一方、必要に応じて送信先論理プロセツサ
番号指示回路１０が診断・試験時にB1を指示す
ると、そのB1に対応する物理プロセツサ番号１1
を検出する。１３は検索回路１１が検索した物理
プロセツサ番号１n（但し、ｍは１≦ｍ≦ｎを満
足する整数）を一時保持するバツフア、１４はバ
ツフア１３に保持されている物理プロセツサ番号
１nをもとにして自己プログラム番号、データ長
及びデータ等をプロセツサ１nに送出する出力部
である。１５はプロセツサ１（但し、は１≦
≦ｎを満足する整数）に障害が生じると、論理
プロセツサ番号Aに対応する物理プロセツサ番
号１を１o+1に書き換える書き換え回路である。
プログラムをどのプロセツサ１1〜１oに送信する
かを指示する送信先論理プロセツサ番号指示回路
である。１２はプロセツサ１1〜１oに対応する論
理プロセツサ番号及び物理プロセツサ番号を保持
するテーブルで、論理プロセツサ番号はテーブル
１２ａに、物理プロセツサ番号はテーブル１２ｂ
に保持される。プロセツサ１1〜１oに対応するデ
ータ処理時の論理及び物理プロセツサ番号はA1
〜Aoと１1〜１oである。また診断・試験時の論理
及び物理プロセツサ番号はB1〜Boと１1〜１oで
ある。１１は送信先論理プロセツサ番号指示回路
１０が指示する論理プロセツサ番号に対応する物
理プロセツサ番号をテーブル１２内から検索する
検索回路で、たとえば送信先論理プロセツサ番号
指示回路１０がデータ処理時にA1を指示すると、
そのA1に対応する物理プロセツサ番号１1を検出
する。一方、必要に応じて送信先論理プロセツサ
番号指示回路１０が診断・試験時にB1を指示す
ると、そのB1に対応する物理プロセツサ番号１1
を検出する。１３は検索回路１１が検索した物理
プロセツサ番号１n（但し、ｍは１≦ｍ≦ｎを満
足する整数）を一時保持するバツフア、１４はバ
ツフア１３に保持されている物理プロセツサ番号
１nをもとにして自己プログラム番号、データ長
及びデータ等をプロセツサ１nに送出する出力部
である。１５はプロセツサ１（但し、は１≦
≦ｎを満足する整数）に障害が生じると、論理
プロセツサ番号Aに対応する物理プロセツサ番
号１を１o+1に書き換える書き換え回路である。
上記構成において、以下その動作を説明する。
まず、データ処理時において、各プロセツサ１
１，１oに障害が生じていない場合は、送信先論理
プロセツサ番号指示回路１０が指示する論理プロ
セツサ番号Aに対応する物理プロセツサ番号１
がテーブル１２により、検索回路１１を介して
検索される。検索された物理プロセツサ番号１
はバツフア１３を介して出力部１４によりプロセ
ツサ１に送出され、プロセツサ１でデータ処
理が実行される。
１，１oに障害が生じていない場合は、送信先論理
プロセツサ番号指示回路１０が指示する論理プロ
セツサ番号Aに対応する物理プロセツサ番号１
がテーブル１２により、検索回路１１を介して
検索される。検索された物理プロセツサ番号１
はバツフア１３を介して出力部１４によりプロセ
ツサ１に送出され、プロセツサ１でデータ処
理が実行される。
ところが、たとえばプロセツサ１でデータ処
理の障害が発生すると、書き換え回路１５はプロ
セツサ１に対応するテーブル１２内の物理プロ
セツサ番号１を第３図に示すように１o+1に書
き換える。そしてプロセツサ１で処理させたに
もかかわらず障害発生のため処理できなかつたデ
ータ処理を、プロセツサ１o+1に処理させるよう
にする。すなわち送信先論理プロセツサ番号指示
回路１０が指示する論理プロセツサ番号Aに対
応する、テーブル１２内の物理プロセツサ番号は
１o+1となつていることにより、障害発生のため
再処理を行なわせると、プロセツサ１o+1により
データ処理が実行される。
理の障害が発生すると、書き換え回路１５はプロ
セツサ１に対応するテーブル１２内の物理プロ
セツサ番号１を第３図に示すように１o+1に書
き換える。そしてプロセツサ１で処理させたに
もかかわらず障害発生のため処理できなかつたデ
ータ処理を、プロセツサ１o+1に処理させるよう
にする。すなわち送信先論理プロセツサ番号指示
回路１０が指示する論理プロセツサ番号Aに対
応する、テーブル１２内の物理プロセツサ番号は
１o+1となつていることにより、障害発生のため
再処理を行なわせると、プロセツサ１o+1により
データ処理が実行される。
一方、プロセツサ１に対する診断・試験を行
なう必要がある。そこで送信先論理プロセツサ番
号指示回路１０が障害・試験のために論理プロセ
ツサ番号Bを指示すると、検索回路１１により
テーブル１２から物理プロセツサ番号１が検索
される。検索された物理プロセツサ番号１はバ
ツフア１３を介して出力部１４に送出され、出力
部１４から診断・試験のためのデータとともにプ
ロセツサ１に送出されてシステム制御プロセツ
サ間で診断・試験が開始される。
なう必要がある。そこで送信先論理プロセツサ番
号指示回路１０が障害・試験のために論理プロセ
ツサ番号Bを指示すると、検索回路１１により
テーブル１２から物理プロセツサ番号１が検索
される。検索された物理プロセツサ番号１はバ
ツフア１３を介して出力部１４に送出され、出力
部１４から診断・試験のためのデータとともにプ
ロセツサ１に送出されてシステム制御プロセツ
サ間で診断・試験が開始される。
以上本実施例によれば、テーブル１２をシステ
ム制御プロセツサ２内に設け、このテーブル１２
にデータ処理時及び診断・試験時における各プロ
セツサ１1〜１oの論理プロセツサ番号、及びそれ
に対応する物理プロセツサ番号を与えることによ
り、障害の発生したプロセツサ１に対し予備と
してのプロセツサ１o+1が代替プロセツサとして
データ処理を実行させることができ、その間にシ
ステム制御プロセツサ２はプロセツサ１に対す
る診断・試験を行なうことができる。
ム制御プロセツサ２内に設け、このテーブル１２
にデータ処理時及び診断・試験時における各プロ
セツサ１1〜１oの論理プロセツサ番号、及びそれ
に対応する物理プロセツサ番号を与えることによ
り、障害の発生したプロセツサ１に対し予備と
してのプロセツサ１o+1が代替プロセツサとして
データ処理を実行させることができ、その間にシ
ステム制御プロセツサ２はプロセツサ１に対す
る診断・試験を行なうことができる。
なお本実施例ではシステム制御プロセツサ２が
プログラム及びデータ等をロードするよう構成し
たが、これらのロードはプログラムロードプロセ
ツサを別に用いることもある。
プログラム及びデータ等をロードするよう構成し
たが、これらのロードはプログラムロードプロセ
ツサを別に用いることもある。
発明の効果
以上のように本発明は、データ処理を実行する
各プロセツサに２種類の論理プロセツサ番号を付
与しているテーブルを設けることにより、データ
処理を実施するプロセツサに障害が生じた際、そ
の障害プロセツサが実施していたデータ処理を代
替プロセツサに行なわせても、前記障害プロセツ
サと診断・試験処理の通信が行なうことができ、
その効果は大きい。
各プロセツサに２種類の論理プロセツサ番号を付
与しているテーブルを設けることにより、データ
処理を実施するプロセツサに障害が生じた際、そ
の障害プロセツサが実施していたデータ処理を代
替プロセツサに行なわせても、前記障害プロセツ
サと診断・試験処理の通信が行なうことができ、
その効果は大きい。
第１図は本発明の一実施例におけるマルチプロ
セツサシステムのブロツク結線図、第２図は同マ
ルチプロセツサシステムのシステム制御プロセツ
サの要部ブロツク結線図、第３図はテーブル内の
書き換え状態を示す概念図である。 １1〜１o+1……プロセツサ、２……システム制
御プロセツサ、３……バス、１０……送信先論理
プロセツサ番号指示回路、１１……検索回路、１
２……テーブル、１３……バツフア、１４……出
力部。
セツサシステムのブロツク結線図、第２図は同マ
ルチプロセツサシステムのシステム制御プロセツ
サの要部ブロツク結線図、第３図はテーブル内の
書き換え状態を示す概念図である。 １1〜１o+1……プロセツサ、２……システム制
御プロセツサ、３……バス、１０……送信先論理
プロセツサ番号指示回路、１１……検索回路、１
２……テーブル、１３……バツフア、１４……出
力部。
Claims (1)
- １ データ処理を実行するｎ個のプロセツサと、
これらｎ個のプロセツサの代替をする１個の予備
プロセツサと、データバスを介し前記ｎ＋１個の
プロセツサの制御を行なうシステム制御プロセツ
サとを具備し、システム制御プロセツサには、前
記ｎ個のプロセツサのデータ処理時及び診断試験
処理時に応じた第１、第２の論理プロセツサ番号
が付された論理プロセツサ番号テーブルを設ける
とともに、前記第１、第２の論理プロセツサ番号
に応じた、物理プロセツサ番号が付された物理プ
ロセツサ番号テーブルを設け、前記ｎ個のプロセ
ツサのうちの１個に障害が発生した時には、前記
物理プロセツサ番号テーブルの前記第１の論理プ
ロセツサ番号に応じた物理プロセツサ番号を前記
予備プロセツサの物理プロセツサ番号に書き替
え、前記システム制御プロセツサがデータ処理時
には前記第１の論理プロセツサ番号に応じた物理
プロセツサ番号を選択することにより、障害発生
時には予備のプロセツサにデータ処理を実行させ
るとともに、前記第２の論理プロセツサ番号に応
じた物理プロセツサ番号を選択することにより、
障害が発生したプロセツサの診断・試験を実行す
るマルチプロセツサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59028944A JPS60173654A (ja) | 1984-02-17 | 1984-02-17 | マルチプロセツサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59028944A JPS60173654A (ja) | 1984-02-17 | 1984-02-17 | マルチプロセツサシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60173654A JPS60173654A (ja) | 1985-09-07 |
| JPH0120465B2 true JPH0120465B2 (ja) | 1989-04-17 |
Family
ID=12262512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59028944A Granted JPS60173654A (ja) | 1984-02-17 | 1984-02-17 | マルチプロセツサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60173654A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62286131A (ja) * | 1986-06-05 | 1987-12-12 | Nec Corp | 情報処理装置の自動自己診断方式 |
| JPH04216155A (ja) * | 1990-12-17 | 1992-08-06 | Nec Aerospace Syst Ltd | メッセージ転送制御方式 |
| US7206966B2 (en) | 2003-10-22 | 2007-04-17 | Hewlett-Packard Development Company, L.P. | Fault-tolerant multi-core microprocessing |
-
1984
- 1984-02-17 JP JP59028944A patent/JPS60173654A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60173654A (ja) | 1985-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63141139A (ja) | 構成の変更が可能なコンピュータ | |
| JP3481737B2 (ja) | ダンプ採取装置およびダンプ採取方法 | |
| JPS6375963A (ja) | システム回復方式 | |
| JPH0120465B2 (ja) | ||
| CN1148215A (zh) | 分散系统和多处理机系统 | |
| JP2986930B2 (ja) | 対称型マルチプロセッサのタスクスケジューリング方式 | |
| JPS6113626B2 (ja) | ||
| TW200307200A (en) | Multiple fault location in a series of devices | |
| CA1143026A (en) | Computer system | |
| JPH0196752A (ja) | マルチプロセッサ装置 | |
| JP2643526B2 (ja) | 周辺装置の試験装置 | |
| JPH03219360A (ja) | マルチプロセッサ制御方式 | |
| Dieterich et al. | A compatible airborne multiprocessor | |
| JPS63100563A (ja) | 障害プロセツサ検出方式 | |
| JP2514023B2 (ja) | プログラマブル制御装置の制御方法 | |
| JPH01286049A (ja) | 情報処理システム | |
| JPH1185713A (ja) | マルチコンピュータシステム | |
| JPS6398764A (ja) | マルチ計算機システムにおけるフアイルリカバリ方式 | |
| JPH10124338A (ja) | 並列処理装置 | |
| JPS5855529B2 (ja) | デ−タ処理装置のエラ−処理方式 | |
| JPH04142632A (ja) | 二重化データ保持装置におけるロギング方式 | |
| JPH0295065A (ja) | 電子交換システムのリソース管理方法 | |
| JPS6325745A (ja) | システム障害情報出力方式 | |
| JPS62140158A (ja) | 情報処理装置 | |
| JPS627582B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |