JPH11143729A - フォールトトレラントコンピュータ - Google Patents

フォールトトレラントコンピュータ

Info

Publication number
JPH11143729A
JPH11143729A JP9306074A JP30607497A JPH11143729A JP H11143729 A JPH11143729 A JP H11143729A JP 9306074 A JP9306074 A JP 9306074A JP 30607497 A JP30607497 A JP 30607497A JP H11143729 A JPH11143729 A JP H11143729A
Authority
JP
Japan
Prior art keywords
arithmetic control
control unit
arithmetic
configuration
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9306074A
Other languages
English (en)
Inventor
Hiroki Hibara
弘樹 檜原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9306074A priority Critical patent/JPH11143729A/ja
Priority to US09/187,483 priority patent/US6334194B1/en
Publication of JPH11143729A publication Critical patent/JPH11143729A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/1633—Error detection by comparing the output of redundant processing systems using mutual exchange of the output between the redundant processing components
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
    • G06F11/0724—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/165—Error detection by comparing the output of redundant processing systems with continued operation after detection of the error
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/079—Root cause analysis, i.e. error or fault diagnosis
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operations
    • G06F11/1497—Time redundant execution of software on a single processing unit

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 【課題】 複数の演算制御部を有するフォールトトレラ
ントコンピュータにおいて、三重冗長以上の構成を有せ
ずとも二重冗長で故障の判定、分離が可能とする。 【解決手段】 判断部３あるいは５において、その判断
部が接続されている演算制御部１あるいは２）の出力結
果が正しいかどうかを判断する。より具体的には、この
判定部において、その判定部と接続されている演算制御
部の出力を他の演算制御部からの出力と比較した結果
と、他の判定部の比較した結果と、調査診断部４からの
信号を照合し、自判断部が接続された演算制御部が正し
いかどうかを判定すると共に、比較した結果が一致した
かどうかを演算制御部に通知する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フォールトトレラ
ントコンピュータに係わり、特に複数（二つ以上）の演
算制御部を有するフォールトトレラントコンピュータに
関する。
【０００２】
【従来の技術】従来、図５に示すような、複数の演算制
御部を有し、その中の一つの演算制御部が故障しても処
理を再開、または継続できるコンピュータシステムは、
マルチプロセッサ方式のフォールトトレラントコンピュ
ータシステムと呼ばれる。そのコンピュータシステムを
構成する一つの演算制御部が故障した場合、それぞれの
演算制御部の出力を比較し、多数決方式等を用いて故障
した演算制御部を識別し、その演算制御部の出力をマス
クするか、あるいは故障した演算制御部をシステムから
切り離す。
【０００３】このようなコンピュータシステムとして、
例えば特開平１−２８８９２８に示すように、複数のサ
ブシステムからの出力を判定回路に集約し、それぞれの
出力を比較すると共に診断情報等も利用して正しい出力
を識別し、出力するシステムがある。
【０００４】また、判定回路を一つに集約せず、本質的
に分散処理により判定する方法としては、特開平６−１
４９６０５に示すような方法がある。この方法は、上記
特開平１−２８８９２８のように判定回路が一箇所に集
中していないため、判定回路自身の故障にも耐性を持つ
フォールトトレラントコンピュータシステムとして知ら
れている。
【０００５】
【発明が解決しようとする課題】ところで、上述した従
来のフォールトトレラントコンピュータにあっては次の
ような問題点があった。第１の問題点は、従来の技術に
おいて、並列系を構成する各演算部の演算処理部は、そ
れぞれ同等の演算制御機能および性能を持つ必要があ
り、装置の大型化、電力・重量の増大を招いている。
【０００６】その理由は、従来の並列構成を用いたフォ
ールトトレラントコンピュータは、複数の演算制御部の
出力を比較し、過渡的または永続的故障を有する演算制
御部を特定すると共に、演算制御部外に最も正しいと見
なすデータを出力していたため、同種の演算処理または
制御処理を行うことが可能な、実質的には同等の演算制
御部を複数有する必要があったからである。
【０００７】第２の問題点は、従来の技術において、過
渡的または永続的な故障を有する演算制御部をリアルタ
イムに特定するためには、少なくとも３重系以上の構成
を有する必要があり、このため装置の大型化、電力・重
量の増大を招いている。その理由は、複数の演算制御部
の構成において、ある時点において、一つの演算制御部
が故障した場合に、故障した演算制御部を特定するため
には、少なくとも３重系以上のシステムを必要とし、二
重冗長の構成においては一つの演算制御部が故障した場
合に故障した演算制御部をリアルタイムに識別すること
が不可能であるからである。
【０００８】第３の問題点は、従来の技術において、複
数の演算制御部を有し、それらの演算制御部を同時動作
させる構成と、同時には一つの演算制御部のみを動作状
態にし、他の演算制御部は休止状態とする待機冗長構成
との選択が動的に行えないことである。その理由は、故
障した演算制御部を識別し、システムから隔離する判断
部、ないしは調査診断部は常に複数の入力を受けていな
いと正しい動作を行わないからである。
【０００９】第４の問題点は、従来の技術において、複
数の演算制御部を有し、それらの演算制御部を同時に動
作状態とし、それらの演算制御部に同時に同じ演算制御
を行わせて多重化システムを構成する場合と、一部の演
算制御部は他の演算制御部と異なる演算制御を行わせて
機能分散を図り、システムとしての演算制御能力を向上
させると共に、一つの故障によって全ての機能が失われ
ることを防ぐ構成をとる場合との、選択を動的に行うこ
とが不可能であることである。その理由は、故障した演
算制御部を識別し、システムから隔離する判断部、ない
しは調査診断部は常に複数の入力を受けていないと正し
い動作を行わないからである。
【００１０】本発明の目的は、複数の演算制御部を有す
るフォールトトレラントコンピュータにおいて、三重冗
長以上の構成を有せずとも二重冗長で故障の判定、分離
が可能とすることにより、演算モジュールの必要数を減
らし、小型・軽量化、低消費電力化、回路・装置構成の
簡易化を図ることによって、特性・性能の向上を図るこ
とである。
【００１１】また、複数の演算制御部を待機冗長構成と
同時動作構成とを動的に切り替えることを可能とするこ
とにより、信頼性の向上を図るものである。
【００１２】さらに、複数の演算制御部は同種のもので
ある必要性を無くし、必要な信頼度を満たすための構成
を最小化することによって、小型・軽量化、低消費電力
化を図るとともに、機能分散も行えるように構成を動的
に変更することによって機能分散を図り、信頼性の向上
を図るものである。
【００１３】
【課題を解決するための手段】この目的達成のため、本
発明のフォールトトレラントコンピュータは、判断部
（図１の３あるいは５）において、その判断部が接続さ
れている演算制御部（図１の１あるいは２）の出力結果
が正しいかどうかを判断する手段を有する。より具体的
には、この判定部において、その判定部と接続されてい
る演算制御部の出力を他の演算制御部からの出力と比較
した結果と、他の判定部の比較した結果と、調査診断部
（図１の４）からの信号を照合し、自判断部が接続され
た演算制御部が正しいかどうかを判定する手段を有する
と共に、比較した結果が一致したかどうかを演算制御部
に通知する手段を有する。
【００１４】また、本判断部は、システムを待機冗長構
成に変更する手段を有する。より具体的には、自判断部
に接続された演算制御部の入出力を遮断し、その演算制
御部をシステムから隔離すると共に、必要に応じてその
演算制御部の電源を落とし、待機させる手段を有する。
【００１５】本判断部はさらに、機能分散システムを構
成する手段を有する。具体的には、自判断部に接続され
た演算制御部の出力を他の演算制御部の出力とは比較照
合せず、他の演算制御部の出力タイミングと競合しない
タイミング、あるいはポートに別の演算結果を出力する
手段を有する。
【００１６】調査診断部（図１の４）は、各演算制御部
からの調査診断情報を入力し、ある時刻の演算制御部の
出力が正しいかどうかを推定する手段を有する。この調
査診断部は専用の小型化されたハードウェアで構成する
ことも可能であり、また、他の演算制御部／判断部と同
様の構成、またはさらに高度な構成をとっても構わな
い。
【００１７】［作用］判断部で自判断部に接続された演
算制御部の出力が正しいかどうかを判断する機能を有し
ており、かつ、自判断部に接続された演算制御部の出力
を遮断する機能を有しているため、自判断部に接続され
た演算制御部の出力が誤っていると判断された場合に
は、外部にそれを出力することができるばかりでなく、
意図的に出力を遮断し、自判断部に接続された演算制御
部の電源を落とすことにより、その演算制御部を待機状
態にすることもできる。
【００１８】また、判断部は演算制御部の出力を外部に
出す際に、出すポート、あるいはタイミングを選択する
ことができるため、他の演算処理部とは別の演算処理を
行わせることができる。さらに、特定のタイミングで比
較するように設定できるため、各演算制御部は全く同じ
演算処理を行う必要はなく、特定のタイミングで所定の
演算処理結果を出力すれば良いため、これらの演算制御
部が全く同じ構成である必要はなく、適正な構成を取る
ことによる小型・軽量化が図れる。
【００１９】調査診断部は、他の判断部がそれぞれの判
断部に接続された演算処理部の出力の妥当性を判断する
材料を与えれば良いだけであるから、必ずしも他の演算
処理部／判断部と同じ構成を取る必要はなく、他の演算
処理部／判断部と同じ構成を取ることも、より大きな構
成とすることも、より小さな構成とすることも可能であ
るため、最適な構成を選ぶことによって小型・軽量化が
図れる。
【００２０】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は本発明に係る
フォールトトレラントコンピュータの実施の形態を示す
図である。図２は同じ実施の形態のフォールトトレラン
トコンピュータの動作を説明するためのブロック図であ
る。図２を参照すると、本発明の最良の実施形態は、演
算部と判断部との組が二組であることが望ましい。これ
は演算部と判断部との組は原理的にｎ組（ｎ≧２）の構
成が可能であるが、小型・軽量化、低消費電力化を図る
ために二組が最も効率が良い。
【００２１】判断部５は、自判断部につながる演算制御
部２の出力を、他の判断部３を経由して出力される他系
の演算制御部１の出力と比較し、他系の判断部３および
調査診断部４からの信号をもとに自系の演算制御部２の
出力が妥当かどうかを判断する。演算制御部１がマスタ
となってバス２０に出力を出している場合、判断部５は
演算制御部１の出力が誤りであり、演算制御部２の出力
が正しいと判断された場合には判断部３に代わって演算
制御部２の出力をバス２０に出力すると共に演算制御部
２をマスタとして処理を継続する。
【００２２】なお、各演算制御部１、２は、バス２０に
データを出す場合にのみ比較判断が行われるため、常に
両方とも同じ動作をしている必要はない。したがって、
バス２０にデータを出す処理以外は別の処理をしていて
も良いため、ソフトウェアが全く同一である必要はな
い。また、演算制御部１、２自体も全く同一である必要
はなく、異種のハードウェア構成であっても構わない。
【００２３】判断部５は、隣接する調査診断部４および
判断部３からの診断信号をバイパスする機能を有する。
この場合には、本システムは演算制御部１、判断部３お
よび調査診断部４のみから構成されるのと等価である。
本機能に加えて演算制御部１の電源を落とし、待機させ
ることが可能である。信頼度モデルからは、片系を非動
作として、運用系が故障した場合に待機系を起動して運
用する待機冗長モデルの信頼度は同時運用の場合より高
くなる。すなわち、本構成は、両系同時運用として過渡
フォールトを検出、訂正する構成と、待機冗長構成とし
て長時間にわたる信頼度を上げる構成とをダイナミック
に変えることができ、それらは目的に応じて切り替えら
れる。
【００２４】判断部５は、演算制御部２の出力の一部
を、他系の出力と比較せずにダイレクトに出力する出力
線１９を持つ。これにより、バス２０を介さない運用に
おいては、演算制御部２は演算制御部１と別の処理をす
ることが可能であり、機能分散並列処理をすることが可
能である。
【００２５】次に、本発明の実施の形態の動作につい
て、図３および図４を参照して詳細に説明する。図３は
本発明のフォールトトレラントコンピュータの判断部の
内部を詳細に示している。演算処理部の出力はバッファ
５に入る。マスタ側の判断部であれば、このバッファ５
からシステム内バス２に該当データが出力される。
【００２６】次に、システム内バスのデータを入力線４
を介して比較回路６に入力する。ここで演算制御部２１
の出力したデータとシステム内バス２からのデータを比
較して一致すれば、判断部内バッファに保持されている
データがシステム外へ出力される。もし比較回路６で不
一致が検出されれば、スレーブ側の判断部内バッファの
値がシステム外へ出力される。この様子は、図４のタイ
ミングチャートに示されている。これは、ある時間以内
には同時に二つ以上のエラーは起こらない、すなわら、
ある時間以内には同時に一つしかエラーが起こらないと
いうことを前提としている。この前提は実応用に対して
十分適用できることが解っている。
【００２７】ここで、判断部では比較結果１２および１
０から、他方の判断部および調査診断部の信号を入力し
ている。これらは、それぞれ他方の判断部の比較結果の
真偽と、調査診断部の判定結果の真偽を示している。こ
れらと自判断部内の比較結果を照合することにより、白
判断部に接続された演算処理部の出力が正しいかどうか
を判断する。
【００２８】自判断部内で不一致が検出された場合、演
算部と判断部は二重系をなしていると、どちらが正しい
のか通常では判別できない。このために、調査診断部が
付加情報を提供する。付加情報を得るには様々な手法が
適用できるが、代表的な二例を示す。一つは、演算処理
部からの出力が出るまでの演算処理部の診断情報を、こ
の調査診断部に取り込む。そして、判断部内で不一致が
検出された場合、調査診断部内に取り込まれている診断
情報から、異常が検出された系の出力を誤りと見なす。
【００２９】診断情報としては、メモリアクセスエラ
ー、ウォッチドッグタイマオーバーフローなどのデータ
が利用される。もう一つは、不一致が検出された場合、
マスタ側の演算処理部の出力したデータを一旦調査診断
部に取り込み、演算処理部に再計算を行わせる。そし
て、再び得られたデータと、直前に取り込んだマスタの
データとの３つを比較し、判断を行う。前者の方法は主
として固定故障（ハードエラーと呼ばれる）の検出に用
いられ、後者の方法は主として過渡故障（ソフトエラー
と呼ばれる）の検出に用いられる。これによって、演算
処理部と判断部は二重系でも、故障が検出された場合に
どちらの系が異常なのか識別できる。
【００３０】この調査診断部は演算制御部と判断部に比
べて極めて簡単なハードウェアで構成可能である。他の
演算処理部と判断部と同等の構成は取る必要はなく、リ
ソースとしては二重冗長とほとんど等価な規模で実現で
き、小型・軽量化、低消費電力化が図れる。もちろん、
調査診断部として他の演算処理部と判断部と同等の構成
をとっても良い。この場合には三重構成と等価である。
【００３１】次に、図３のバッファ５はシステム内バス
２以外にデータの出力線１を有している。この出力線１
を介して出力されるデータは他系の出力と比較されな
い。したがって、他系とは異なった処理の結果を出力す
ることが可能であり、機能分散並列構成を実現してい
る。
【００３２】マスタ権転送出力１９、比較結果１２、１
１、１４、１０はスイッチによってバイパス可能であ
る。このために、バイパススイッチを内蔵した処理回路
１７、スイッチ１３および１５が用意されている。これ
らを全てバイパスすると、本演算処理部と判断部はシス
テムから切り離されたことになる。そのうえで、これら
の系の電源を落とすことにより、待機冗長構成を可能と
している。
【００３３】
【実施例】次に、本発明の実施例について周面を参照し
て詳細に説明する。図２を参照すると、本発明の実施例
は、動的に構成を変えることのできるフォールトトレラ
ントコンピュータを構成できる。典型的な実施例として
は、人工衛星搭載用のデータ処理系、あるいは姿勢軌道
制御系に用いるコンピュータシステム等があげられる。
これらのコンピュータシステムは、宇宙空間においてメ
ンテナンス不可能な環境で運用されるため、高度な信頼
性を必要とする。
【００３４】信頼度については、時間軸上の平均故障時
間等を高めるための静的な信頼度計算に基づいた信頼度
と、ある時刻に所定の動作を必ず起こすことを保証する
過渡故障への対応が必要となる。これに対応し、定常状
態では待機冗長構成とし、クリティカルなイベントの前
に両系をオペレート状態に設定する。
【００３５】次に、本発明の実施例の動作について、図
２を参照して詳細に説明する。典型的な運用としては、
通常は片系のみを運用状態とし、もう片方の電源は落と
して待機冗長構成とする。これによってシステムの静的
な信頼度をあげることができる。そして、過渡的な故障
に対処しなければならない場合、例えば、宇宙機搭載用
のコンピュータシステムで軌道投入のための姿勢制御な
どは、ある時刻で必ず正しい動作をしなければならない
が、この場合には静的な信頼度では対処できない。この
場合には、両系を運用系とし、相互比較によるモードで
運用する。
【００３６】これらは、図２に示す判断部について、図
３に示すように各信号線のバイパス機能をＯＮ／ＯＦＦ
することによって実現できる。また、観測データなどの
処理を行う場合には、両系同時運用状態で、さらに機能
分散並列構成を図り、コンピュータシステム全体での演
算能力を高めることが可能である。
【００３７】［本発明の他の実施の形態］さらに、本発
明の第２の実施の形態の変形例として、図２に示すよう
な構成において、それぞれの演算処理部、判断部を異種
のＣＰＵを用いて構成することも可能である。この場
合、重要なデータについては相互比較を行い、他のデー
タ処理はは、それぞれのＣＰＵの演算能力に応じて割り
振ることが可能である。
【００３８】
【発明の効果】本発明によれば、第１の効果は、並列系
を構成する各演算処理部は、それぞれ異なるの演算制御
機能および性能を持つことが装置の小型・軽量化、低消
費電力化が可能となる。その理由は、本発明の並列構成
を用いたフォールトトレラントコンピュータは、複数の
演算制御部のうちの特定の出力のみを比較し、過渡的ま
たは永続的故障を有する演算制御部を特定すると共に、
演算制御部外に最も正しいと見なすデータを出力する、
同種の演算処理または制御処理を行うことが可能な実質
的には同等の演算制御部を複数有する必要が無いからで
ある。
【００３９】第２の効果は、過渡的または永続的な故障
を有する演算制御部をリアルタイムに特定するために、
二重系でも構成が可能であり、このため装置の小型・軽
量化、低消費電力化が図れるようになる。その理由は、
複数の演算制御部の構成において、ある時点において、
一つの演算制御部が故障した場合に、故障した演算制御
部を特定するために、二重冗長の構成において一つの演
算制御部が故障した場合に故障した演算制御部をリアル
タイムに識別することが可能であるからである。
【００４０】第３の効果は、複数の演算制御部を有し、
それらの演算制部を同時動作させる構成と、同時には一
つの演算制御部のみを動作状態にし、他の演算制御部は
休止状態とする待機冗長構成との選択が動的に行えると
いうことである。その理由は、故障した演算制御部を識
別し、システムから隔離する判断部、ないしは調査診断
部の動作をバイパスすることによって実質的隠蔽するこ
とができるからである。
【００４１】第４の効果は、複数の演算制御部を有し、
それらの演算制御部を同時に動作状態とし、それらの演
算制御部に同時に同じ演算制御を行わせて多重化システ
ムを構成する場合と、一部の演算制御部は他の演算制御
部と異なる演算制御を行わせて機能分散を図りシステム
としての演算制御能力を向上させると共に一つの故障に
よって全ての機能が失われることを防ぐ構成をとる場合
との、選択を動的に行うことが可能であることである。
その理由は、故障した演算制御部を識別し、システムか
ら隔離する判断部ないしは調査診断部は特定の入力のみ
を比較して動作を行うからである。
【図面の簡単な説明】
【図１】 本発明に係るフォールトトレラントコンピュ
ータの実施の形態を示すブロック図である。
【図２】 同実施の形態のフォールトトレラントコンピ
ュータの動作を示すブロック図である。
【図３】 同実施の形態のフォールトトレラントコンピ
ュータの詳細な動作を示すブロック図である。
【図４】 同実施の形態のフォールトトレラントコンピ
ュータの実施の形態の動作を示すタイムチャートであ
る。
【図５】 従来のフォールトトレラントコンピュータの
構成を示すブロック図である。
【符号の説明】
１、２ 演算制御部 ３、５ 判断部 ４ 調査診断部 ６、９、１１ 入力線 ７、８、１０、１２、１８、１９ 出力線 １３ マスタ権転送出力 １４、１５ 比較結果 １６、１７ 診断情報 ２０ 装置内バス

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 複数の演算制御部を有し、ある時点にお
    いて一つの演算制御部が故障した場合に、故障した演算
    制御部を特定し、特定した演算制御部をシステムから隔
    離する機能を有するフォールトトレラントコンピュータ
    であって、 三重冗長以上の構成を必要とせず、二重冗長の構成にお
    いて一つの演算制御部が故障した場合にも故障した演算
    制御部を識別し、当該演算制御部をシステムから隔離す
    る機能を備えたことを特徴とするフォールトトレラント
    コンピュータ。
  2. 【請求項２】 複数の演算制御部を有し、それらの演算
    制御部を同時に動作状態に設定して多重冗長構成をとる
    場合と、一つの演算制御部のみを動作状態に設定し他の
    演算制御部は休止状態とする場合の、選択を可能とする
    機能を備えたことを特徴とするフォールトトレラントコ
    ンピュータ。
  3. 【請求項３】 複数の演算制御部を有し、それらの演算
    制御部を同時に動作状態とし、それら演算制御部に同時
    に同じ演算制御を行わせて多重化システムを構成する場
    合と、一部の演算制御部は他の演算制御部と異なる演算
    制御を行わせて機能分散を図りシステムとしての演算制
    御能力を向上させると共に一つの故障によって全ての機
    能が失われることを防ぐ構成をとる場合の、選択を可能
    とする機能を備えたことを特徴とするフォールトトレラ
    ントコンピュータ。
  4. 【請求項４】 複数の演算制御部を有し、それぞれの演
    算制御部が異なった機能性能を有する構成と、同等の機
    能性能を有する構成との選択を可能とする機能を備えた
    ことを特徴とするフォールトトレラントコンピュータ。
JP9306074A 1997-11-07 1997-11-07 フォールトトレラントコンピュータ Pending JPH11143729A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9306074A JPH11143729A (ja) 1997-11-07 1997-11-07 フォールトトレラントコンピュータ
US09/187,483 US6334194B1 (en) 1997-11-07 1998-11-06 Fault tolerant computer employing double-redundant structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9306074A JPH11143729A (ja) 1997-11-07 1997-11-07 フォールトトレラントコンピュータ

Publications (1)

Publication Number Publication Date
JPH11143729A true JPH11143729A (ja) 1999-05-28

Family

ID=17952735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9306074A Pending JPH11143729A (ja) 1997-11-07 1997-11-07 フォールトトレラントコンピュータ

Country Status (2)

Country Link
US (1) US6334194B1 (ja)
JP (1) JPH11143729A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008102686A (ja) * 2006-10-18 2008-05-01 Yokogawa Electric Corp フィールド制御装置
KR100844101B1 (ko) * 2005-11-16 2008-07-07 성균관대학교산학협력단 동적 윈도우 기반 고장 모니터링 시스템 및 모니터링 방법
JP2009086938A (ja) * 2007-09-28 2009-04-23 Hitachi Ltd 高安全制御装置
JP2010152831A (ja) * 2008-12-26 2010-07-08 Nec Corp サーバ装置
JP2010198264A (ja) * 2009-02-25 2010-09-09 Fujitsu Ltd 冗長化システム、制御装置、制御方法
JP2011191876A (ja) * 2010-03-12 2011-09-29 Toyota Motor Corp 制御装置
JP2012038026A (ja) * 2010-08-05 2012-02-23 Nippon Signal Co Ltd:The ２重化演算装置
JP2013089005A (ja) * 2011-10-18 2013-05-13 Nippon Signal Co Ltd:The フェイルセーフマイコン

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19849787C1 (de) * 1998-10-28 2000-02-24 Fresenius Medical Care De Gmbh Blutbehandlungsgerät
DE59910605D1 (de) * 1998-12-21 2004-10-28 Siemens Ag Verfahren zum erfassen von in wenigstens einer elektrischen einheit, insbesondere einer vermittlungstechnischen einrichtung, auftretenden fehlern
US6900187B2 (en) * 1999-02-26 2005-05-31 The University Of British Columbia TRPM-2 antisense therapy using an oligonucleotide having 2′-O-(2-methoxy)ethyl modifications
US9388427B2 (en) * 2002-12-02 2016-07-12 Biovec, Llc In vivo and ex vivo gene transfer into renal tissue using gutless adenovirus vectors
US7803365B2 (en) * 2002-12-02 2010-09-28 Biovec, Llc Ex vivo and in vivo expression of the thrombomodulin gene for the treatment of cardiovascular and peripheral vascular diseases
US20050106124A1 (en) * 2003-02-25 2005-05-19 Sehgal Lakshman R. Therapeutic applications of thrombomodulin gene via viral and non-viral vectors
US7290170B2 (en) * 2004-04-07 2007-10-30 International Business Machines Corporation Arbitration method and system for redundant controllers, with output interlock and automatic switching capabilities
JP4117684B2 (ja) * 2004-12-20 2008-07-16 日本電気株式会社 フォルトトレラント・二重化コンピュータシステムとその制御方法
US20060200278A1 (en) * 2005-03-02 2006-09-07 Honeywell International Inc. Generic software fault mitigation
DE102013202253A1 (de) * 2013-02-12 2014-08-14 Paravan Gmbh Schaltung zur Steuerung eines Beschleunigungs-, Brems- und Lenksystems eines Fahrzeugs
JP6132306B2 (ja) * 2013-09-18 2017-05-24 オムロンオートモーティブエレクトロニクス株式会社 モータ制御装置
GB202000939D0 (en) * 2020-01-22 2020-03-04 Mclaren Automotive Ltd Motor control unit

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4358823A (en) * 1977-03-25 1982-11-09 Trw, Inc. Double redundant processor
JPS5481741A (en) 1977-12-13 1979-06-29 Fujitsu Ltd Data processing system
JPS54139446A (en) 1978-04-21 1979-10-29 Toshiba Corp Process mode control unit
JPS5843775B2 (ja) 1979-08-29 1983-09-29 横河電機株式会社 プロセツサバツクアツプシステム
JPS573148A (en) 1980-06-06 1982-01-08 Hitachi Ltd Diagnostic system for other system
US4787041A (en) 1985-08-01 1988-11-22 Honeywell Data control system for digital automatic flight control system channel with plural dissimilar data processing
DE3854026D1 (de) * 1987-09-04 1995-07-27 Digital Equipment Corp Fehlertolerantes Rechnersystem mit Fehler-Eingrenzung.
JP2573297B2 (ja) 1988-04-20 1997-01-22 株式会社東芝 電力制御用ディジタルコントローラ
JPH07121320B2 (ja) 1988-05-17 1995-12-25 松下電器産業株式会社 衣類乾燥機の蓋装置
JPH0272445A (ja) 1988-09-07 1990-03-12 Nec Corp システムファイル確認方式
JP2834210B2 (ja) * 1988-09-14 1998-12-09 株式会社日立製作所 リング状ネットワークにおけるメッセージ制御方法
JPH02118846A (ja) 1988-10-28 1990-05-07 Nec Corp フオールトトレラントシステムのｃｐｕボード回路
JPH0471037A (ja) 1990-07-12 1992-03-05 Toshiba Corp 電子計算機の二重化方式
JP2774675B2 (ja) 1990-07-23 1998-07-09 株式会社東芝 バスコントローラ
JP3206006B2 (ja) * 1991-01-25 2001-09-04 株式会社日立製作所 二重化バス制御方法及び装置
JPH0581056A (ja) 1991-09-19 1993-04-02 Toshiba Corp 電子計算機の二重化方式
JPH05282168A (ja) 1992-03-30 1993-10-29 Hitachi Ltd フォールトトレラントコンピュータ
JPH0760395B2 (ja) 1992-11-06 1995-06-28 日本電気株式会社 フォールトトレラントコンピュータシステム
US5367668A (en) * 1993-02-26 1994-11-22 Stratus Computer, Inc. Method and apparatus for fault-detection
US5550736A (en) * 1993-04-27 1996-08-27 Honeywell Inc. Fail-operational fault tolerant flight critical computer architecture and monitoring method
JPH07219803A (ja) 1994-01-31 1995-08-18 Nec Corp 多重計算機制御方式
US5495579A (en) * 1994-03-25 1996-02-27 Bull Hn Information Systems Inc. Central processor with duplicate basic processing units employing multiplexed cache store control signals to reduce inter-unit conductor count
JPH0844637A (ja) 1994-07-29 1996-02-16 Toshiba Corp データ転送制御機能を有した計算機システム
US5630045A (en) * 1994-12-06 1997-05-13 International Business Machines Corporation Device and method for fault tolerant dual fetch and store
DE19509558A1 (de) * 1995-03-16 1996-09-19 Abb Patent Gmbh Verfahren zur fehlertoleranten Kommunikation unter hohen Echtzeitbedingungen
US5696895A (en) * 1995-05-19 1997-12-09 Compaq Computer Corporation Fault tolerant multiple network servers
JP3595033B2 (ja) * 1995-07-18 2004-12-02 株式会社日立製作所 高信頼化コンピュータシステム
US5884018A (en) * 1997-01-28 1999-03-16 Tandem Computers Incorporated Method and apparatus for distributed agreement on processor membership in a multi-processor system
US6173414B1 (en) * 1998-05-12 2001-01-09 Mcdonnell Douglas Corporation Systems and methods for reduced error detection latency using encoded data

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100844101B1 (ko) * 2005-11-16 2008-07-07 성균관대학교산학협력단 동적 윈도우 기반 고장 모니터링 시스템 및 모니터링 방법
JP2008102686A (ja) * 2006-10-18 2008-05-01 Yokogawa Electric Corp フィールド制御装置
JP2009086938A (ja) * 2007-09-28 2009-04-23 Hitachi Ltd 高安全制御装置
JP2010152831A (ja) * 2008-12-26 2010-07-08 Nec Corp サーバ装置
JP2010198264A (ja) * 2009-02-25 2010-09-09 Fujitsu Ltd 冗長化システム、制御装置、制御方法
JP2011191876A (ja) * 2010-03-12 2011-09-29 Toyota Motor Corp 制御装置
JP2012038026A (ja) * 2010-08-05 2012-02-23 Nippon Signal Co Ltd:The ２重化演算装置
JP2013089005A (ja) * 2011-10-18 2013-05-13 Nippon Signal Co Ltd:The フェイルセーフマイコン

Also Published As

Publication number Publication date
US6334194B1 (en) 2001-12-25

Similar Documents

Publication Publication Date Title
JPH11143729A (ja) フォールトトレラントコンピュータ
EP1078317B1 (en) Method for switching between multiple system processors
KR101728581B1 (ko) 제어 컴퓨터 시스템, 제어 컴퓨터 시스템을 제어하는 방법, 및 제어 컴퓨터 시스템의 이용
JPS63141139A (ja) 構成の変更が可能なコンピュータ
EP2153328A1 (en) Data processing system, data processing method, and apparatus
JPH0683663A (ja) マルチプロセッサ・コンピュータ・システム
US5742851A (en) Information processing system having function to detect fault in external bus
JP3424968B2 (ja) 計算機システム及びプロセッサチップ及び障害復旧方法
JP2004046507A (ja) 情報処理装置
JPWO2001084252A1 (ja) 多重化制御システム及びその多重化方法
JP2606107B2 (ja) プロセッサ冗長化方式
JPH0630069B2 (ja) 多重化システム
JPH0652130A (ja) マルチプロセッサシステム
JP2839664B2 (ja) 計算機システム
JPH07114521A (ja) マルチマイクロコンピュータシステム
JPS60134942A (ja) 異常状態におけるバツクアツプシステム
KR100390402B1 (ko) 삼중 중복형 모듈러 장치
JP2732668B2 (ja) 二重化制御装置
JP2002108638A (ja) マイクロコンピュータのエラー検出方法及びエラー検出回路及びマイクロコンピュータシステム
JP3055906B2 (ja) 緊急動作方式
JP2654072B2 (ja) 故障容認計算機装置
JPH04257931A (ja) 計算機システム
JPS6282453A (ja) 入出力制御システム
JPH0329033A (ja) フォールトトレラントプロセッサ
JPS5911454A (ja) 冗長化システム

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010403