JPH01205330A - 除算装置 - Google Patents
除算装置Info
- Publication number
- JPH01205330A JPH01205330A JP63031232A JP3123288A JPH01205330A JP H01205330 A JPH01205330 A JP H01205330A JP 63031232 A JP63031232 A JP 63031232A JP 3123288 A JP3123288 A JP 3123288A JP H01205330 A JPH01205330 A JP H01205330A
- Authority
- JP
- Japan
- Prior art keywords
- product
- digits
- reciprocal
- digit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、高精度で高速の割算を実行する除算装置に関
するものである。
するものである。
従来の技術
四則演算のなかでも除算は演算時間が長くかかり、しか
も単純なアルゴリズムを使う場合、除数と被除数(また
は部分剰余)との大きさを比較し、それによって次の演
算の種類を決定するような逐次処理をともなうため、乗
算のように並列動作回路数を増して演算時間を短縮する
ことも困難であった。そこで従来より改良された除算法
として収束型除算法が提案されている。これは高速の乗
算器と加減算器を使うものである。
も単純なアルゴリズムを使う場合、除数と被除数(また
は部分剰余)との大きさを比較し、それによって次の演
算の種類を決定するような逐次処理をともなうため、乗
算のように並列動作回路数を増して演算時間を短縮する
ことも困難であった。そこで従来より改良された除算法
として収束型除算法が提案されている。これは高速の乗
算器と加減算器を使うものである。
この説明を簡単にするため、除数、被除数(または部分
剰余)ともに正規化されている場合(浮動小数点表現の
場合の仮数部はこれに該当する)を考える。
剰余)ともに正規化されている場合(浮動小数点表現の
場合の仮数部はこれに該当する)を考える。
この場合、除数(D)は0.1XX・・・・・・×(有
効桁数N桁、××は0または1の数列)で、D−1−D
、 とするとり、は0.1よりも小さい数となる。
効桁数N桁、××は0または1の数列)で、D−1−D
、 とするとり、は0.1よりも小さい数となる。
(])、=Q、1の場合、n=o、1な9商は被除数(
または部分剰余)を2倍するだけでよく、これは2進数
の場合1桁(1ビツト)左シフト操作なので本格的な割
算を実行する必要がなく、この場合は除外しても一般性
を失わない) 割算器÷Dは次のように数式変換ができる。
または部分剰余)を2倍するだけでよく、これは2進数
の場合1桁(1ビツト)左シフト操作なので本格的な割
算を実行する必要がなく、この場合は除外しても一般性
を失わない) 割算器÷Dは次のように数式変換ができる。
A/D=A/(1−D、 )=A(1+D、 )/[(
4−D、 )(1+D、 )]=A(1+D、)(1+
D、”)/[(1−D、)(1+D、)(1+D、’)
]=ムIT (1+D、 )/(1−D、 )
・・・・・・(1)n=+ 数値系の有効桁数NがN−62の場合(倍精度の浮動小
数点表現形式の場合48≦N≦52が多い)、D1″は
有効桁数の範囲を超えて小さい数になっているため実質
的に0と同一であり結局下記のような近似式が成り立つ
。
4−D、 )(1+D、 )]=A(1+D、)(1+
D、”)/[(1−D、)(1+D、)(1+D、’)
]=ムIT (1+D、 )/(1−D、 )
・・・・・・(1)n=+ 数値系の有効桁数NがN−62の場合(倍精度の浮動小
数点表現形式の場合48≦N≦52が多い)、D1″は
有効桁数の範囲を超えて小さい数になっているため実質
的に0と同一であり結局下記のような近似式が成り立つ
。
A/D=A (1+D、 )=A(1+D、)(1+D
、 )(1+D、 ) ・・・・・・(1+D、
) 従ってり、の2n ベキ乗の計算と各々と1との加算
、各類6回の乗算を実行することで割算が実行できる。
、 )(1+D、 ) ・・・・・・(1+D、
) 従ってり、の2n ベキ乗の計算と各々と1との加算
、各類6回の乗算を実行することで割算が実行できる。
ここでり、 はり、 ’i2乗することで求められ
るし、1+D1 の計算はただD 、 2 nの最上位
桁(元々は0.0・・・・・・01××と0であるが)
を1するだけでよいので演算時間は実質的に不要である
ことを考慮すれば、D、’e求めるための減算が1回と
11回の乗算で割算が可能である。
るし、1+D1 の計算はただD 、 2 nの最上位
桁(元々は0.0・・・・・・01××と0であるが)
を1するだけでよいので演算時間は実質的に不要である
ことを考慮すれば、D、’e求めるための減算が1回と
11回の乗算で割算が可能である。
非常に高速な乗算器を使うと、これらの演算時間の総和
は1〜2μ秒程度になり、比較的高速な除算器が得られ
ていた。
は1〜2μ秒程度になり、比較的高速な除算器が得られ
ていた。
発明が解決しようとする課題
従来の収束型除算は回路規模は乗算器と減算器と制御回
路があればよく比較的小さくて済むが乗算回数が多いた
めどうしても非常に高速な割算器が作りにくかった。
路があればよく比較的小さくて済むが乗算回数が多いた
めどうしても非常に高速な割算器が作りにくかった。
割算専用に大規模な回路を設けて非常に高速な除算を実
行する方法も知られてはいるが、通常の演算装置は四則
演算全てを実行する場合が多く、乗算機能や加減算機能
とともに除算機能をもたせている。即ち乗算器や加減算
器が近くに存在するので5これらの演算機能全うまく利
用すれば回路規模は大きくならずに除算が実行できる。
行する方法も知られてはいるが、通常の演算装置は四則
演算全てを実行する場合が多く、乗算機能や加減算機能
とともに除算機能をもたせている。即ち乗算器や加減算
器が近くに存在するので5これらの演算機能全うまく利
用すれば回路規模は大きくならずに除算が実行できる。
従って収束型除算のアルゴリズムに似た方法で乗算回数
がもっと少なくて済む方法が必要となる。
がもっと少なくて済む方法が必要となる。
本発明は、かかる点に鑑み、より高速でコンパクトな除
算装置を提供することをその目的としている。
算装置を提供することをその目的としている。
課厘を解決するための手段
本発明は、2進数、有効桁数N桁の正規化された数値系
で、除数(D)の上位M桁(D0) (ただしo<M<
N)のうち少なくとも最上位桁は零でない2 個の数
値各々に対応した値の逆数を格納する逆数テーブルと、
この逆数テーブルを前記上位M桁の数値でアクセスした
時に対応する前記逆数を出力する出力手段と、この出力
手段からの出力と被除数(または部分剰余)と前記除数
の下位(N−M)桁の反転値を入力する高速収束型際乗
算器とを備えたこと全特徴とする除算装置である0 作用 除数(D)の上位M桁(D0)に対応した値の逆数をあ
らかじめ逆数テーブルに格納し、この値と除数(D)の
下位(N−M)桁の反転値とを用いて収束型除算に行う
ことにより、コンパクトで高速な除算を可能とするもの
である。
で、除数(D)の上位M桁(D0) (ただしo<M<
N)のうち少なくとも最上位桁は零でない2 個の数
値各々に対応した値の逆数を格納する逆数テーブルと、
この逆数テーブルを前記上位M桁の数値でアクセスした
時に対応する前記逆数を出力する出力手段と、この出力
手段からの出力と被除数(または部分剰余)と前記除数
の下位(N−M)桁の反転値を入力する高速収束型際乗
算器とを備えたこと全特徴とする除算装置である0 作用 除数(D)の上位M桁(D0)に対応した値の逆数をあ
らかじめ逆数テーブルに格納し、この値と除数(D)の
下位(N−M)桁の反転値とを用いて収束型除算に行う
ことにより、コンパクトで高速な除算を可能とするもの
である。
実施例
本発明では、従来の変換式(1) 、 (2)の代りに
次の式を用いる。
次の式を用いる。
ム/D−ム/(Do’−D、’)=人/[Do’(1−
D、’/no’)]=(ム/Do’)/(1−r) i
但しr=1)、’/Do’ <(1=(A/Do’)(
1+r)(1+r2)(1+r )(1ar )・・・
・・・(3) 式中り。′としては有効桁数Nのうち、上位M桁だけが
除数りと同一で、下位(N−M)桁は全て1であるもの
を代表値として選び、この代表値に対して逆数テーブル
を用意している。このような代表値を選ぶと、実際の除
数りは次のように差の形で表わされ D =Do’ −D、’ =Do’ (1−r )従っ
て分子は足し算だけを使った上記式(3)の形になる。
D、’/no’)]=(ム/Do’)/(1−r) i
但しr=1)、’/Do’ <(1=(A/Do’)(
1+r)(1+r2)(1+r )(1ar )・・・
・・・(3) 式中り。′としては有効桁数Nのうち、上位M桁だけが
除数りと同一で、下位(N−M)桁は全て1であるもの
を代表値として選び、この代表値に対して逆数テーブル
を用意している。このような代表値を選ぶと、実際の除
数りは次のように差の形で表わされ D =Do’ −D、’ =Do’ (1−r )従っ
て分子は足し算だけを使った上記式(3)の形になる。
しかもり、°はDの下位(N−M)ピットD、1反転す
るだけでもとめられ、減算をする必要がない。(従って
減算器もいらない。)具体的には、Doに対する(1/
Do“)を出力する手段、乗算手段、反転手段、N桁数
値の最上位ピットを1にする加算器相当手段および、各
演算の実行を制御する制御手段によって構成するもので
ある。この逆数テーブルとその出力手段として読み出し
専用メモIJ(ROM)1i用い、高速収束型除算器1
0が乗算器12.加算器相当手段および反転器13を備
えた構成の一例を第1図に示す。
るだけでもとめられ、減算をする必要がない。(従って
減算器もいらない。)具体的には、Doに対する(1/
Do“)を出力する手段、乗算手段、反転手段、N桁数
値の最上位ピットを1にする加算器相当手段および、各
演算の実行を制御する制御手段によって構成するもので
ある。この逆数テーブルとその出力手段として読み出し
専用メモIJ(ROM)1i用い、高速収束型除算器1
0が乗算器12.加算器相当手段および反転器13を備
えた構成の一例を第1図に示す。
数値例として有効桁数62で2進表示の例を考え、Do
としては上位、例えば12桁(最上位は1)をとる。従
ってり。′の候補としては、2 個(2,048)存在
するのでROM1(7)規模は、2048語×62ピッ
ト(約100にビット)となる。通常この程度のROM
1のアクセス時間は52ビツトの乗算時間の約1/2程
度である。この場合の動作は次のようになる。
としては上位、例えば12桁(最上位は1)をとる。従
ってり。′の候補としては、2 個(2,048)存在
するのでROM1(7)規模は、2048語×62ピッ
ト(約100にビット)となる。通常この程度のROM
1のアクセス時間は52ビツトの乗算時間の約1/2程
度である。この場合の動作は次のようになる。
1)ROM1iD。によってアクセス(即ち、D。
に対応するM−1ピツトの番地に格納されているデータ
を読みだす)すると、Do“の逆数1/p、lが出力さ
れる。
を読みだす)すると、Do“の逆数1/p、lが出力さ
れる。
2)1/Do′と除数の残留下位(N−M)ピットの反
転との積り、’ /Do’ (=r ) Th乗算器1
2で求める。
転との積り、’ /Do’ (=r ) Th乗算器1
2で求める。
3)これと被乗数の積ム/Do”e乗算器12を用いて
計算する。
計算する。
4)積r を乗算器12を用いて計算する。
5)(1+r)k加算器相当14を用いて計算しく演算
時間は無視できる)、これとステップ3)で求めた積A
/Do’との積(ム/Do’)(1+r)e乗算器12
を用いて計算する。
時間は無視できる)、これとステップ3)で求めた積A
/Do’との積(ム/Do’)(1+r)e乗算器12
を用いて計算する。
6)積r を乗算器12を用いて計算する。
7)(1+r)を加算器相当14を用いて計算し、これ
とステップ5)で求めた積(ム/Do’)(1+r)と
の積:(人/DO’ ) (’ + r ) (1+r
) ヲ乗算器12を用いて計算する。
とステップ5)で求めた積(ム/Do’)(1+r)と
の積:(人/DO’ ) (’ + r ) (1+r
) ヲ乗算器12を用いて計算する。
8) (1+r’)t−加算器相当14を用いて計算
し、これとステップ7)で求めた積(A/Do’ )(
1+r)(4+r2)との積:(人/Do’)(1+r
)(1+r2)(1+r’)を乗算器12を用いて計算
する0 9)ステップ8)の結果を商として出力する。
し、これとステップ7)で求めた積(A/Do’ )(
1+r)(4+r2)との積:(人/Do’)(1+r
)(1+r2)(1+r’)を乗算器12を用いて計算
する0 9)ステップ8)の結果を商として出力する。
従って、(3)式の計算を完了するには、各演算および
処理を次の回数だけ実行することになる。
処理を次の回数だけ実行することになる。
52桁乗算 ニア回
40桁反転 :1回(演算時間実質的にゼロ)ROM読
み出し一1回(乗算0.6回相当)演算回数を全て乗算
に換算すると、7.5回相当になる。
み出し一1回(乗算0.6回相当)演算回数を全て乗算
に換算すると、7.5回相当になる。
制御手段16ばこれらの一連の演算処理の実行を制御す
る部分である。
る部分である。
他の実施例の構成図を第2図に示す。
この場合、4乗器も別途用意する。(但し、4算器36
は精度4桁(52−12X4)のROMで構成すれば充
分である)この場合の動作は1)ROM1iD。によっ
てアクセス(即ち、D。
は精度4桁(52−12X4)のROMで構成すれば充
分である)この場合の動作は1)ROM1iD。によっ
てアクセス(即ち、D。
に対応するM−1ビツトの番地に格納されているデータ
を読みだす)すると、D。+の逆数1/Do′が出力さ
れる0 2)1/Do′と除数の残留下位(N−M)ビットの反
転との積り、’/I)o’ (=r) k乗算器12で
求める。
を読みだす)すると、D。+の逆数1/Do′が出力さ
れる0 2)1/Do′と除数の残留下位(N−M)ビットの反
転との積り、’/I)o’ (=r) k乗算器12で
求める。
3)これと被乗数の積人/Do+を乗算器12を用いて
計算する。
計算する。
4)積r2に乗算器12を用いて計算する。
6) (1+r’)i4乗算器6全用いて計算する。
6)(1+r)を加算器相当14を用いて計算しく演算
時間は無視できる)、これとステップ3)で求めた積ム
/Do+との積(A/Do’)(1+r )を乗算器1
2を用いて計算する。
時間は無視できる)、これとステップ3)で求めた積ム
/Do+との積(A/Do’)(1+r )を乗算器1
2を用いて計算する。
7)(1+r2)を加算器相当14を用いて計算し、こ
れとステップ6)で求めた(1+r ) 積−(1+
r ) (1−1−r’)を乗算器12全用いて計算す
る。
れとステップ6)で求めた(1+r ) 積−(1+
r ) (1−1−r’)を乗算器12全用いて計算す
る。
8)ステップ6)で求めた(A/Do’) (1+r
)とステップ7)で求めた積(1+r )(1+r’
)との積: (A/Do’ )(1+r ) (1+r
2) (1+r’ )を乗算器12全用いて計算する。
)とステップ7)で求めた積(1+r )(1+r’
)との積: (A/Do’ )(1+r ) (1+r
2) (1+r’ )を乗算器12全用いて計算する。
従って、(模式の計算を完了するには、各演算および処
理を次の回数だけ実行することになる。
理を次の回数だけ実行することになる。
62桁乗算 二〇回
40桁反転 :1回(演算時間実質的に零)ROM読み
出し11回(乗算0.6回相当)4乗器読み出し=1回
(乗算時間に隠れる)演算回数を全て乗算に換算すると
、6.6回相当になる。
出し11回(乗算0.6回相当)4乗器読み出し=1回
(乗算時間に隠れる)演算回数を全て乗算に換算すると
、6.6回相当になる。
また、有効桁数Nが少ない場合、例えば24桁のときは
、Mを12に選ぶと、15以上の項は無視できるので、
次のような一連の処理で商が計算できる。
、Mを12に選ぶと、15以上の項は無視できるので、
次のような一連の処理で商が計算できる。
1)ROM1’jiD。によってアクセス(即ち、D。
に対応するM−1ピツトの番地に格納されているデータ
を読みだす)すると、Do’の逆数1/Do′が出力さ
れる。
を読みだす)すると、Do’の逆数1/Do′が出力さ
れる。
2)1/Do’と除数の残留下位(N−M)ビットの反
転との積り、’ /Do’ (=r )k乗算器12で
求める。
転との積り、’ /Do’ (=r )k乗算器12で
求める。
3)これと被乗数の積大/D0’e乗算器12を用いて
計算する0 リ (1+r)を2乗器を用いて計算する。
計算する0 リ (1+r)を2乗器を用いて計算する。
5)(1+r)’e加算器相当14を用いて計算しく演
算時間は無視できる)、これとステップ3)で求めた積
A / Do’との積(人/ DO’) (1+ r)
を乗算器12を用いて計算する。
算時間は無視できる)、これとステップ3)で求めた積
A / Do’との積(人/ DO’) (1+ r)
を乗算器12を用いて計算する。
6)ステップ6〕で求めた(人/DO’ ) (1+r
) とステップ4)で求めた積(1+r2) との
積:(A/Do’) (1+r ) (1+r2) ’
i乗算器12を用いて計算する0 7)ステップ6)の結果を商として出力する0従って、
(3)式の計算を完了するには、各演算および処理を次
の回数だけ実行することになる。
) とステップ4)で求めた積(1+r2) との
積:(A/Do’) (1+r ) (1+r2) ’
i乗算器12を用いて計算する0 7)ステップ6)の結果を商として出力する0従って、
(3)式の計算を完了するには、各演算および処理を次
の回数だけ実行することになる。
24桁乗算 :4回
12桁反転 :1回(演算時間実質的に零)ROM読み
出し一1回(乗算0.5回相当)2乗器読み出し11回
(乗算時間に隠れる)演算回数を全て乗算に換算すると
、4.6回相当になる。
出し一1回(乗算0.5回相当)2乗器読み出し11回
(乗算時間に隠れる)演算回数を全て乗算に換算すると
、4.6回相当になる。
発明の効果
実施例の説明から明きらかなとおり、本発明によれば乗
算を含めて、商を求めるために実行すべき全演算の実行
回数(即ち実行時間)が大幅に減っており、しかもハー
ドウェアとしては逆数出力手段(1’lOM)と乗算器
および簡単な反転回路を設けることにより高速な除算が
行なえることがわかる。また、第2図に対応する実施例
では、2乗器、或いは4乗器が更に必要となるが、この
場合於いては、2)〜7)までの前後の演算オペランド
は独立であるので、乗算器が2段のパイプライン構成に
なっていると、各乗算実行時間が等測的に半分になる。
算を含めて、商を求めるために実行すべき全演算の実行
回数(即ち実行時間)が大幅に減っており、しかもハー
ドウェアとしては逆数出力手段(1’lOM)と乗算器
および簡単な反転回路を設けることにより高速な除算が
行なえることがわかる。また、第2図に対応する実施例
では、2乗器、或いは4乗器が更に必要となるが、この
場合於いては、2)〜7)までの前後の演算オペランド
は独立であるので、乗算器が2段のパイプライン構成に
なっていると、各乗算実行時間が等測的に半分になる。
よって除算実行時間は
1) 乗算0.5回相当
2) 、 3) 、 4) 、 6) 乗算0.5回
相当7) 、 8) 乗算1 回相当全体で
乗算4.6回相当と更に高速にすることができる。
相当7) 、 8) 乗算1 回相当全体で
乗算4.6回相当と更に高速にすることができる。
従来の収束型が乗算11回、減算1回即ち、乗算11.
6回相当だったのに対して、本発明に示した若干の素子
、回路の追加で演算時間が、1.5〜2.6倍改善され
る。
6回相当だったのに対して、本発明に示した若干の素子
、回路の追加で演算時間が、1.5〜2.6倍改善され
る。
第1図は本発明の第1の実施例の構成図、第2図は本発
明の第2の実施例の構成図である。 1・・・・・・ROM、10・・−・・・収束型除算器
、12・・・・・・乗算器、D・・・・・・除数、ム・
・・・・・被除数。 代理人の氏名 弁理士 中 尾 敏 男 はが1名第1
図 第2図
明の第2の実施例の構成図である。 1・・・・・・ROM、10・・−・・・収束型除算器
、12・・・・・・乗算器、D・・・・・・除数、ム・
・・・・・被除数。 代理人の氏名 弁理士 中 尾 敏 男 はが1名第1
図 第2図
Claims (3)
- (1)基数2(二進数)、有効数字N桁の正規化された
数値系で、除数(D)の上位M桁(D_0、ただし0<
M<N)のうち少なくとも最上位桁は零でない2^M^
−^1個の数値に対応し、上位M桁がD_0と同一で下
位(N−M)桁が全て論理1である数値D′_0の有効
数字N桁以上の逆数を格納する逆数テーブルと、この逆
数テーブルを前記M桁の数値でアクセスした時に対応す
る前記逆数を出力する出力手段と、この出力手段からの
出力と、被除数と、前記除数の下位(N−M)桁の数値
を入力する、収束型除算器とを備えたことを特徴とする
除算装置。 - (2)収束型除算器は有効桁数N桁以上の演算精度を持
つ乗算手段、(N−M)個の論理反転手段とを備え、前
記除数(D)の上位M桁(D_0)で前記逆数出力手段
をアクセスして、出力として上位M桁は前記D_0と同
一で、下位(N−M)桁は全て論理1である除数代表値
(D′_0)の有効数字N桁以上の逆数を得、この逆数
と被逆数との積(積0)を前記乗算手段を使って求め、
除数(D)の下位(N−M)桁を前記論理反転手段を使
って反転した微小誤差(D′_1)と前記逆数との積(
積1)を前記乗算手段で求め、更にこの積(積1)の2
^n乗(nは1、2、3、・・・・・・各々積2、積4
、積8・・・・・・)を2^n×MがNを超える直前ま
で順次前記乗算手段を使って求め、並行して、前記積0
を被乗数とし、前記積2^n^−^1の最上位桁を1に
変換した数値を前記乗算手段を用いて順次累積乗算し、
最終積を商として出力することを特徴とする特許請求の
範囲第1項記載の除算装置。 - (3)収束型除算器は有効桁数N桁以上の演算精度をも
つ乗算手段、(N−M)個の論理反転手段、および、N
桁の2進の数値で上位M桁が全て0である数値(D′_
1)の2乗あるいは4乗の上位N桁の数値テーブルを持
ち、各々、上記数値(D′_1)の最上位から数えて(
M+1)桁目から(N−M+1)桁目まで、もしくは最
上位から数えて(M+1)桁目から(N−3M+1)桁
目までの数値でアクセスし、対応する2乗または4乗の
値を出力する出力手段を備え、前記除数(D)の上位M
桁(D_0)で前記逆数出力手段をアクセスして、出力
として上位M桁は前記D_0と同一で、下位(N−M)
桁は全て論理1である除算代表値(D′_0)の有効数
字N桁以上の逆数を得、この逆数と被除数との積(積0
)を前記乗算手段で求め、更にこの積(積1)の2乗を
前記2乗数値テーブル内蔵の出力手段もしくは前記乗算
手段を用いて計算し積2とし、同じくこの積(積1)の
4乗を前記4乗数値テーブル内蔵の出力手段を用いて計
算し積4とし、並行して、前記積0を被乗数とし、前記
積1、積2、積4の各々の最上位桁を1に変換した各変
換項を前記乗算手段を用いて順次累積乗算し、4M>N
の場合に対応する商として、積0から積2の変換項まで
の累積、8M>Nの場合の商を、積0から積4までの累
積を各々出力することを特徴とする特許請求の範囲第1
項記載の除算装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63031232A JPH07120273B2 (ja) | 1988-02-12 | 1988-02-12 | 除算装置 |
| US07/285,605 US4991132A (en) | 1987-12-17 | 1988-12-15 | Apparatus for executing division by high-speed convergence processing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63031232A JPH07120273B2 (ja) | 1988-02-12 | 1988-02-12 | 除算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01205330A true JPH01205330A (ja) | 1989-08-17 |
| JPH07120273B2 JPH07120273B2 (ja) | 1995-12-20 |
Family
ID=12325666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63031232A Expired - Lifetime JPH07120273B2 (ja) | 1987-12-17 | 1988-02-12 | 除算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120273B2 (ja) |
-
1988
- 1988-02-12 JP JP63031232A patent/JPH07120273B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07120273B2 (ja) | 1995-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9753695B2 (en) | Datapath circuit for digital signal processors | |
| JPH01125626A (ja) | 逆数計算方法 | |
| EP0356153B1 (en) | Radix-2**n divider method and apparatus using overlapped quotient bit selection and concurrent quotient rounding and correction | |
| US5132925A (en) | Radix-16 divider using overlapped quotient bit selection and concurrent quotient rounding and correction | |
| JPH07168700A (ja) | 浮動小数点数の指数計算における引数縮小を行うための装置 | |
| US6182100B1 (en) | Method and system for performing a logarithmic estimation within a data processing system | |
| JPH0477932B2 (ja) | ||
| JP4273071B2 (ja) | 除算・開平演算器 | |
| JPH05250146A (ja) | 整数累乗処理を行なうための回路及び方法 | |
| US4991132A (en) | Apparatus for executing division by high-speed convergence processing | |
| JPH0687218B2 (ja) | 浮動小数点数演算処理装置及び除数倍数生成装置 | |
| US20040083255A1 (en) | Apparatus and method for performing operations implemented by iterative execution of a recurrence equation | |
| Shawl et al. | Implementation of Area and Power efficient components of a MAC unit for DSP Processors | |
| JP3137131B2 (ja) | 浮動小数点乗算器及び乗算方法 | |
| JPH04172526A (ja) | 浮動小数点除算器 | |
| JP2972326B2 (ja) | 平方根計算装置 | |
| JPWO2002029546A1 (ja) | 演算器及びそれを用いた電子回路装置 | |
| Chang et al. | Fixed-point computing element design for transcendental functions and primary operations in speech processing | |
| JPH0445860B2 (ja) | ||
| JPS6259828B2 (ja) | ||
| JP2518532B2 (ja) | 減算シフト型除算器 | |
| JP3201097B2 (ja) | 乗算器における乗算処方方法 | |
| JP3074910B2 (ja) | 除算装置 | |
| JP2605792B2 (ja) | 演算処理装置 | |
| JPS63254525A (ja) | 除算装置 |