JPH0120715Y2 - - Google Patents
Info
- Publication number
- JPH0120715Y2 JPH0120715Y2 JP10744585U JP10744585U JPH0120715Y2 JP H0120715 Y2 JPH0120715 Y2 JP H0120715Y2 JP 10744585 U JP10744585 U JP 10744585U JP 10744585 U JP10744585 U JP 10744585U JP H0120715 Y2 JPH0120715 Y2 JP H0120715Y2
- Authority
- JP
- Japan
- Prior art keywords
- timer
- signal
- power
- output
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000006870 function Effects 0.000 claims description 17
- 239000003990 capacitor Substances 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims description 10
- 230000004044 response Effects 0.000 claims 1
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000004397 blinking Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Electric Clocks (AREA)
Description
【考案の詳細な説明】
〔技術分野〕
本考案はマイクロコンピユータ等の電子回路を
用いた電子式タイマに関するものである。[Detailed Description of the Invention] [Technical Field] The present invention relates to an electronic timer using an electronic circuit such as a microcomputer.
従来この種のタイマには第6図aに示すように
商用電源が停電してもバツクアツプ電源によりメ
モリ内容の保持と、時計機能の計時動作の継続が
図られ、その停電中においてもタイマ動作の設定
時刻の保持と、それに基づく処理が為され、第6
図bに示すように停電中にオフ動作時刻に達する
とオフ動作処理が為されるものがあつた。ところ
で外部出力部にラツチングリレーを用いているも
のでは従来停電が生じてもラツチングリレーのセ
ツト状態が第6図cに示すように保持されるよう
になつている。そして上述のように停電途中でオ
フ動作処理が為されたとしても、ラツチングリレ
ーの駆動用コンデンサが商用電源により充電され
ていないため、ラツチングリレーのリセツト動作
が為されず、セツト状態が保持される。従つて停
電が復帰すると、ラツチングリレーの駆動用コン
デンサが充電されてラツチングリレーを駆動でき
るまでの間第6図dに示すように負荷には通電が
なされ、希望しない時間帯に負荷が動作するとい
う問題があつた。
Conventionally, as shown in Figure 6a, this type of timer uses a backup power supply to retain the memory contents and continue the clock function even during a power outage. The set time is maintained and processing based on it is performed, and the sixth
As shown in FIG. b, there were some cases in which the off-operation process was performed when the off-operation time reached during a power outage. By the way, in a device using a latching relay in the external output section, the set state of the latching relay is maintained as shown in FIG. 6c even if a power outage occurs. Even if the latching relay is turned off during a power outage as described above, the latching relay's driving capacitor is not charged by the commercial power supply, so the latching relay is not reset and remains in the set state. be done. Therefore, when the power outage returns, the load is energized as shown in Figure 6d until the latching relay driving capacitor is charged and can drive the latching relay, and the load is not operated at an undesired time. There was a problem.
本考案は上述の問題点に鑑みて為されたもので
その目的するところは停電復帰時に負荷が誤動作
するものを防止した電子式タイマを提供するにあ
る。
The present invention has been devised in view of the above-mentioned problems, and its purpose is to provide an electronic timer that prevents the load from malfunctioning upon recovery from a power outage.
本考案はことを特徴とするものである。 The present invention is characterized by the following.
以下実施例により本考案を説明する。 The present invention will be explained below with reference to Examples.
実施例
第1図は24時間型の本実施例の回路図であり、
本実施例では第3図に示すように計時する時計手
段1aと、タイマ動作を行う時刻(日、時、分、
秒)を記憶するメモリ1bと、タイマ設定、現在
時刻の設定、出力の切り換え等を行うためのキー
入力の取り込みや、現在時刻やタイマ情報等を例
えば液晶表示部2で表示させる表示データを発生
させたりする信号処理1cと、商用電源ACの停
電/通電を検出する停電検出手段1dと、オン信
号、オフ信号を出力する出力手段1eと、更に時
計手段1aから親時計として毎正時に同期パルス
を発生させたり或いは子時計として毎正時に対し
て例えば±5秒以内に外部からの同期パルスに入
力があれば時計手段1aの現在時刻を正時に自動
調整させるために、時計手段1aの機能を親時計
機能と、子時計機能とに切り換える親/子時計切
換手段1f等を、例えば1チツプのマイクロコン
ピユータに持たせたタイマ演算制御回路1を主要
な構成としている。このタイマ演算制御回路1は
商用電源ACを電源部3にて整流平滑して一定化
された直流電源が通常時供給され、商用電源AC
が停電すると電池からなるバツクアツプ電源Bか
ら直流電源が供給されるもので、モーメンタリ接
点型の押釦スイツチからなる出力切り換え用スイ
ツチ4、セレクトスイツチ5、セツトスイツチ
6、モードスイツチ7から構成されたキースイツ
チ部8及び後述の機能を設定する機能設定スイツ
チ部9とを信号処理手段1cに対応する入力ポー
トに接続するとともに、表示データを出力するポ
ートには上述の液晶表示部2を接続し、オン信
号、オフ信号を出力する出力手段1eに対応する
出力ポートにはラツチングリレーRyによる無電
圧の接点出力と、所謂リモコンブレーカの駆動用
のパルス信号出力との2系統の出力に変換する外
部出力部10を接続するとともに、親/子時計の
為の同期パルスの入出力を行う同期入出力部11
を時計手段1aに対応する入出力ポートに接続し
てある。また電源部3からの出力を停電検出手段
1dに対応する入力ポートに接続してある。第2
図は実施例の全体斜視図を示しており、上記各回
路が収納される器体12は既製のブレーカと同形
状に形成されたもので、配電盤や、制御盤などの
盤内に通常のブレーカと並べて設置ができるよう
になつており、両端側には電源入力端子13、無
電圧出力端子14、パルス信号出力端子15及び
同期パルス入出力端子16を配設し、取付スペー
スのために側面に設けた凹所17には上記機能設
定スイツチ9を臨ましてある。更に上部には液晶
表示部2と、キースイツチ部8の各スイツチ4〜
7を配設してある。ここでモードスイツチ7はセ
レクトスイツチ5及びセレクトスイツチ6を受け
付けず、現在時刻を表示するロツクモードと、タ
イマのプログラムを設定するためのプログラムモ
ードと、現在時刻を設定するセツトモードとを押
す度に順次サイクリツクに切り換えることがで
き、また停電時に於いては後述のスタンバイ動作
状態を解除させるために使用されるスイツチであ
り、セレクトスイツチ5はロツクモード以外で有
効で、設定、変更する際に時、分、秒、曜日等の
設定箇所を順次サイクリツクに切り換えるための
スイツチである。セツトスイツチ6はロツクモー
ド以外で有効で、上記設定箇所で、接定要素を選
択するためのスイツチであり、押す毎にインクリ
メント又は順送りさせる。また数値選択の場合例
えば1秒以上押し続けると数値を早送りさせるこ
とができる。出力切り換え用スイツチ4はロツク
モードの時のみ有効なスイツチで、出力の状態を
タイマ設定に応じたタイマ出力とする「自動」モ
ードにするか、或いはタイマ設定とは無関係に連
続オン又は連続オフとする「入」モード又は
「切」モードかを選択するためのものである。電
源リセツト回路17はタイマ演算制御回路1の電
源リセツト用の回路、クロツク発生回路18はタ
イマ演算制御回路1のクロツク発生回路である。Example Figure 1 is a circuit diagram of this example of a 24-hour type.
In this embodiment, as shown in FIG.
A memory 1b for storing time (seconds), and captures key inputs for timer settings, current time settings, output switching, etc., and generates display data for displaying the current time, timer information, etc. on, for example, the liquid crystal display unit 2. A power outage detection means 1d detects a power outage/energization of the commercial power supply AC; an output means 1e outputs an on signal and an off signal; or as a slave clock, the function of the clock means 1a is activated to automatically adjust the current time of the clock means 1a to the hour if an external synchronization pulse is input within, for example, ±5 seconds on the hour. The main configuration is a timer operation control circuit 1 in which a one-chip microcomputer is provided with a parent/child clock switching means 1f for switching between a parent clock function and a child clock function, for example. This timer arithmetic control circuit 1 is normally supplied with DC power that is made constant by rectifying and smoothing commercial power AC in a power supply unit 3.
When a power outage occurs, DC power is supplied from a backup power source B consisting of a battery, and a key switch section 8 is composed of an output changeover switch 4 consisting of a momentary contact type push button switch, a select switch 5, a set switch 6, and a mode switch 7. and a function setting switch section 9 for setting functions to be described later are connected to the input port corresponding to the signal processing means 1c, and the above-mentioned liquid crystal display section 2 is connected to the port for outputting display data, and an on signal and an off signal are connected to the input port corresponding to the signal processing means 1c. The output port corresponding to the output means 1e for outputting the signal is provided with an external output section 10 for converting the output into two systems: a voltage-free contact output from the latching relay Ry and a pulse signal output for driving a so-called remote control breaker. A synchronization input/output unit 11 that connects and inputs and outputs synchronization pulses for the parent/child clocks.
is connected to the input/output port corresponding to the clock means 1a. Further, the output from the power supply section 3 is connected to an input port corresponding to the power failure detection means 1d. Second
The figure shows an overall perspective view of the embodiment, and the container body 12 in which each of the above circuits is housed is formed in the same shape as a ready-made breaker, and is installed in a panel such as a power distribution board or a control panel. The power input terminal 13, non-voltage output terminal 14, pulse signal output terminal 15, and synchronous pulse input/output terminal 16 are arranged on both ends, and the side is arranged to save installation space. The function setting switch 9 is located in the recess 17 provided therein. Furthermore, at the top, there is a liquid crystal display section 2 and switches 4 to 4 of the key switch section 8.
7 are arranged. Here, the mode switch 7 does not accept the select switches 5 and 6, and switches to the lock mode for displaying the current time, the program mode for setting the timer program, and the set mode for setting the current time in sequence. It is a switch that can be switched cyclically, and is also used to cancel the standby operating state (described later) in the event of a power outage.Select switch 5 is valid in modes other than lock mode, and when making settings or changes, it displays the hours, minutes, This is a switch for cyclically changing the settings for seconds, days of the week, etc. The set switch 6 is valid in a mode other than the lock mode, and is a switch for selecting a contact element at the above-mentioned setting point, and is incremented or sequentially advanced each time it is pressed. In addition, when selecting numerical values, for example, if you hold down the button for more than one second, you can fast-forward through the numerical values. Output switching switch 4 is a switch that is valid only in lock mode, and sets the output state to "auto" mode, which is a timer output according to the timer setting, or to continuous on or continuous off, regardless of the timer setting. This is for selecting either the "on" mode or the "off" mode. The power supply reset circuit 17 is a circuit for resetting the power supply of the timer operation control circuit 1, and the clock generation circuit 18 is a clock generation circuit for the timer operation control circuit 1.
機能設定スイツチ部9は外部出力部10から出
力させるタイマ出力を無電圧出力とする「タイ
マ」かパルス信号出力とする「パルス」かに選択
するスイツチ9a、親時計機能か子時計機能かを
選択するスイツチ9b、また子時計選択時にタイ
マ出力のオン信号の立ち上がりを遅らせる時間を
設定できる4ビツトのスイツチ9c等から構成さ
れる。勿論、パルス出力のパルス信号は立ち上が
りと立ち下がりが設定時間遅れるから、そのパル
ス信号の巾は一定に保たれる。 The function setting switch section 9 is a switch 9a that selects whether the timer output output from the external output section 10 is a "timer" that outputs no voltage or a "pulse" that outputs a pulse signal, and a switch 9a that selects whether the timer output is a master clock function or a slave clock function. It also includes a 4-bit switch 9c that can set a time to delay the rise of the ON signal of the timer output when selecting a slave clock. Of course, since the rise and fall of the pulse output pulse signal are delayed by a set time, the width of the pulse signal is kept constant.
而して、まず本実施例で現在時刻を設定する場
合はモードスイツチ7にてセツトモードに設定す
る。この際液晶表示部2には分、秒表示がなさ
れ、このセツトモード下においてセレクトスイツ
チ5を押すとともにセツトスイツチ6により秒の
値を零にセツトする。次いでセレクトスイツチ5
で時、分表示に切り換え、セツトスイツチ6によ
り時の値をセツトする。更にセツトスイツチ5を
押すと分のセツト状態となり、セツトスイツチ6
により分の値をセツトする。そして更にセレクト
スイツチ5を押すと曜日表示に切り換わり、この
状態でセツトスイツチ6により曜日をセツトし、
現在時刻の設定が終了する。勿論必要箇所の修正
だけであれば、セレクトスイツチ5を押して飛ば
すこともできる。これらのセツト状況は液晶表示
部2の表示の点灯と、点滅により使用者に表示さ
れるから、この表示を見ながら上記操作を行えば
容易に現財時刻の設定が行えるのである。 First, in this embodiment, when setting the current time, the mode switch 7 is set to the set mode. At this time, minutes and seconds are displayed on the liquid crystal display section 2, and in this set mode, the select switch 5 is pressed and the set switch 6 is used to set the seconds value to zero. Then select switch 5
Switch to hour and minute display using the keys and set the hour value using the set switch 6. When set switch 5 is further pressed, the minute is set, and set switch 6 is pressed.
Set the minute value by . Then, press the select switch 5 again to switch to the day of the week display, and in this state set the day of the week using the set switch 6.
Setting the current time is completed. Of course, if you only need to make corrections to the necessary parts, you can press the select switch 5 and skip the process. Since these setting conditions are displayed to the user by lighting and blinking the display on the liquid crystal display section 2, the user can easily set the current time by performing the above operations while looking at this display.
さて次にタイマ設定を行う場合に付いて説明す
る。まず機能設定スイツチ9の内、出力切換スイ
ツチ9aで、無電圧出力の場合の「タイマ」か、
パルス信号出力の「パルス」かに選択しておく。
この選択状況は液晶表示部2で表示される。つい
でモードスイツチ7によりプログラムモードを設
定するとともにプログラムチヤンネルを選択す
る。そしてセレクトスイツチ5とセツトスイツチ
6により動作時刻を設定する。そして次のプログ
ラムチヤンネルを選択して同様に動作時刻を設定
するのである。ここで「タイマ」に出力が設定さ
れている場合には奇数チヤンネルで動作時刻を、
そして続く偶数チヤンネルでオフ動作時刻が設定
される。また「パルス」に出力が設定されている
ときには、パルス信号出力の立ち上がり時刻が
夫々のチヤンネルで設定される。「パルス」に出
力が設定されているときにはモードスイツチ7で
プログラムモードで「パルス」を表示させるモー
ドを選択すれば、秒表示が点灯して、セツトスイ
ツチ6とセレクトスイツチ5とでパルス長が設定
できる。 Next, we will explain how to set the timer. First, among the function setting switches 9, select the output selector switch 9a to select "timer" for no-voltage output.
Select "Pulse" for pulse signal output.
This selection status is displayed on the liquid crystal display section 2. Next, the mode switch 7 is used to set a program mode and select a program channel. Then, the operation time is set using the select switch 5 and the set switch 6. Then, the next program channel is selected and the operating time is set in the same way. Here, if output is set to "timer", the operation time is set on odd channels,
Then, the off operation time is set in the subsequent even-numbered channels. Furthermore, when the output is set to "pulse", the rise time of the pulse signal output is set for each channel. When the output is set to "Pulse", if you select the mode that displays "Pulse" in the program mode with mode switch 7, the seconds display will light up and you can set the pulse length with set switch 6 and select switch 5. .
さてプログラム設定が終了してロツクモードに
戻した状態において、押釦スイツチからなる出力
切り換え用スイツチ4を操作すると、出力がタイ
マ設定に対応する「自動」モードか、連続オフ又
は連続オンの「入」又は「切」モードに切り換え
ることができる。 Now, when the program settings are completed and the output is returned to the lock mode, when the output changeover switch 4 consisting of a push button switch is operated, the output will be set to the "auto" mode corresponding to the timer setting, or to the "on" mode (continuous off or continuous on). You can switch to "off" mode.
而して今時計手段1aの計時時刻がタイマ動作
時刻に成つたことを信号処理手段1cが検出する
と、出力モードが例えば「タイマ」に設定されオ
ン動作に対応する動作時刻であれば出力手段1e
よりオン信号を発生し、外部出力部10の駆動回
路10a1を駆動し、ホトカプラ10bの発光ダイ
オードL1を通じてラツチングリレーRyのセツト
コイルに駆動用コンデンサCに充電されている電
荷を放出させてラツチングリレーRyを駆動しそ
のリレー接点rをオンして無電圧出力端子14間
を短絡させる。また出力モードが例えば「タイ
マ」に設定されオフ動作に対応する動作時刻であ
れば出力手段1eよりオフ信号を発生し、外部出
力部10の駆動回路10a2を駆動し、ホトカプラ
10bの発光ダイオードL2を通じてラツチング
リレーRyのリセツトコイルに駆動用コンデンサ
Cに充電されている電荷を放出させてラツチング
リレーRyを駆動しそのリレー接点rをオフして
無電圧出力端子14間を開放させる。 Then, when the signal processing means 1c detects that the time measured by the clock means 1a has reached the timer operation time, the output mode is set to, for example, "timer" and if the operation time corresponding to the ON operation is set, the output means 1e
generates an on signal, drives the drive circuit 10a1 of the external output section 10, causes the set coil of the latching relay Ry to release the electric charge charged in the drive capacitor C through the light emitting diode L1 of the photocoupler 10b, and latches. By driving the switching relay Ry and turning on the relay contact r, the non-voltage output terminals 14 are short-circuited. Further, if the output mode is set to, for example, "timer" and the operation time corresponds to the off operation, the output means 1e generates an off signal, drives the drive circuit 10a2 of the external output section 10, and outputs the light emitting diode L of the photocoupler 10b. 2 , the reset coil of the latching relay Ry discharges the electric charge stored in the driving capacitor C to drive the latching relay Ry, turning off the relay contact r and opening the voltageless output terminal 14.
また同時に出力手段1eより動作時刻になる毎
に交互に出力されるオン信号、オフ信号に基づい
て上記ホトカプラ10bのホトサイリスタS1、S2
を駆動する。従つてこのホトサイリスタS1、S2の
オンにより接続された所謂リモコンリレー(図示
せず)を駆動する駆動電流を流すことができ、そ
して出力モード時には予め設定されたパルス長の
オン信号、オフ信号が発生するためパルス信号出
力のパルス幅もそれに対応することになる。リモ
コンリレーは駆動電流の流れ方向に応じて反転動
作し同時に通電回路の通電方向を切り換えるよう
になつている。 At the same time, the photothyristors S 1 and S 2 of the photocoupler 10b are activated based on the ON signal and OFF signal that are alternately output from the output means 1e at each operation time.
to drive. Therefore, by turning on these photothyristors S 1 and S 2 , a drive current can flow to drive the connected so-called remote control relay (not shown), and in the output mode, an on signal with a preset pulse length and an off signal are generated. Since the signal is generated, the pulse width of the pulse signal output also corresponds to it. The remote control relay reverses its operation depending on the direction of flow of the drive current, and simultaneously switches the direction of energization of the energization circuit.
ところで通常動作時においては商用電源ACに
より電源が供給されるが、第4図aに示すように
停電が生じると、電源がバツクアツプ電源Bに切
り換わり、同時にこの停電はタイマ演算制御回路
1内の停電検出手段1dにて検出され、この検出
と同時に、この時のタイマ動作或いは出力切り換
え用スイツチ4による設定の内容いかんにかかわ
らず出力手段1eよりオフ信号を出力し、第4図
bに示すようにラツチングリレーRyを必ずオフ
側に反転させる。そして液晶表示部2の表示動作
を停止させるとともに、メモリ1bの記憶内容の
保持、時計手段1aの計時動作の継続を行い、且
つ信号処理手段1cにおけるキー入力の受付をモ
ードスイツチ7のみとするスタンバイ動作状態に
タイマ演算制御回路1は移行する。第5図はこの
スタンバイ動作移行後のタイマ演算制御回路1の
フローチヤートを示しており、モードスイツチ7
からの入力を監視している信号処理手段1cはモ
ードスイツチ7が押されると、停電検出手段1d
の検出出力を検定して停電中か否かを判定し、停
電中でなければ通常のキー受け付け動作を行い、
停電中であれば上述のスタンバイ動作状態を解除
させて液晶表示部2による表示を再開するととと
もに、通常のキー受け付け動作状態に戻る。つま
り停電中であつてもタイマ動作時刻の設定が可能
となり、また現在時刻のセツトが可能となるので
ある。そしてこの各スイツチ操作が終了して現在
時刻表示モードに戻つてから、総てのキー入力が
無く例えば30秒を経過したことが検出されると、
スタンバイ動作状態にタイマ演算制御回路1は復
帰する。 By the way, during normal operation, power is supplied from the commercial power supply AC, but when a power outage occurs as shown in FIG. A power failure is detected by the power failure detection means 1d, and at the same time as this detection, an off signal is output from the output means 1e regardless of the timer operation at this time or the settings made by the output switching switch 4, as shown in FIG. 4b. Be sure to flip the latching relay Ry to the off side. Then, the display operation of the liquid crystal display section 2 is stopped, the contents stored in the memory 1b are held, the clock means 1a continues the time measurement operation, and the mode switch 7 is the only one that accepts key inputs in the signal processing means 1c. The timer operation control circuit 1 shifts to the operating state. FIG. 5 shows a flowchart of the timer operation control circuit 1 after transitioning to standby operation, in which the mode switch 7
When the mode switch 7 is pressed, the signal processing means 1c that monitors the input from the power outage detection means 1d
The detection output is verified to determine whether or not there is a power outage, and if there is no power outage, the normal key acceptance operation is performed.
If there is a power outage, the above-mentioned standby operation state is canceled and the display on the liquid crystal display section 2 is restarted, and the normal key reception operation state is returned. In other words, even during a power outage, the timer operating time can be set and the current time can be set. If it is detected that, for example, 30 seconds have elapsed without any key input after each switch operation is completed and the mode returns to the current time display mode,
The timer operation control circuit 1 returns to the standby operating state.
そして商用電源ACが復帰され、停電検出手段
1dから停電検出出力が無くなればスタンバイ動
作状態が解除されて通常の状態に戻り、再通電か
ら一定の待機時間を経過した後、メモリ1bの記
憶されているタイマ動作設定内容に基づいて、例
えば第4図bに示すようにオフ動作時刻が停電期
間中にあつた場合、タイマ動作出力手段1eから
オフ信号を発生させる。ここで既に強制的にオフ
されているため待機期間においてリレー接点rに
接続された負荷(図示されず)には第4図dに示
すように通電が為されず、タイマ設定動作とは異
なる動作が防止されるのである。尚待機時間はラ
ツチングリレーRyの駆動用のコンデンサCが充
電されるまでの時間であり、凡そ3秒程度に設定
してある。 Then, when the commercial power supply AC is restored and the power failure detection output disappears from the power failure detection means 1d, the standby operating state is canceled and the normal state returns. After a certain waiting time has elapsed since the power was re-energized, the data stored in the memory 1b is Based on the timer operation setting contents, for example, when the off operation time falls during a power outage period as shown in FIG. 4b, an off signal is generated from the timer operation output means 1e. Since it has already been forcibly turned off, the load (not shown) connected to relay contact r during the standby period is not energized as shown in Figure 4d, and the operation is different from the timer setting operation. is prevented. The standby time is the time until the capacitor C for driving the latching relay Ry is charged, and is set to about 3 seconds.
尚本実施例ではオン信号、オフ信号にて外部出
力部10のラツチングリレーRyを駆動するため、
オン信号、オフ信号が短い間隔で発生されると誤
動作の恐れがあるため、オン信号、オフ信号を時
計手段1aの計時の秒カントに同期させて発生さ
せるように信号処理手段1cは出力手段1dを制
御している。 In this embodiment, since the latching relay Ry of the external output section 10 is driven by the ON signal and OFF signal,
Since there is a risk of malfunction if the ON signal and OFF signal are generated at short intervals, the signal processing means 1c uses the output means 1d to generate the ON signal and OFF signal in synchronization with the count of seconds counted by the clock means 1a. is controlled.
本考案は上述のように構成した電子式タイマに
おいて、停電検出時に出力手段を動作させて上記
オフ信号を発生させるとともにメモリ内容の保
持、時計手段の計時動作の継続を少なくとも行わ
せる停電スタンバイ機能と、商用電源の復帰時に
上記駆動用コンデンサの充電終了後のタイミング
でメモリのタイマ設定内容に基づいてオン信号又
はオフ信号を出力手段より発生させる復帰機能と
を上記タイマ演算制御回路に設けたので、停電中
にオフ動作時刻に達した場合において停電復帰が
あつても、ラツチングリレーがセツト動作してい
る期間が無いから誤つた負荷の動作が生じること
が無く、また復帰時にタイマ動作がオン動作中で
ある場合、オン信号の発生を駆動用コンデンサの
充電終了後としているから、確実にラツチングリ
レーをセツト動作させることができ、オン信号を
発生させてもラツチングリレーがセツト動作しな
いというような状態が生じないという効果を奏す
る。
The present invention provides an electronic timer configured as described above, which has a power failure standby function that operates the output means to generate the above-mentioned off signal when a power failure is detected, and at least maintains the memory contents and continues the timekeeping operation of the clock means. , the timer operation control circuit is provided with a return function that generates an on signal or an off signal from the output means based on the timer settings in the memory at the timing after the completion of charging of the driving capacitor when the commercial power is restored; If the OFF operation time is reached during a power outage, even if the power is restored, there is no period during which the latching relay is set and operating, so incorrect load operation will not occur, and the timer operation will turn on at the time of recovery. If the ON signal is generated after the drive capacitor has finished charging, the latching relay can be set and operated reliably, and even if the ON signal is generated, the latching relay will not be set. This has the effect that no such situation occurs.
第1図は本考案の実施例の全体の回路図、第2
図は同上の外観斜視図、第3図は同上の要部の概
念的な回路ブロツク図、第4図は同上の動作説明
用のタイムチヤート、第5図は同上の要部の動作
説明用フローチヤート、第6図は従来例の動作説
明用のタイムチヤートであり、1はタイマ演算制
御回路、1aは時計手段、1bはメモリ、1cは
信号処理手段、1dは停電検出手段、1eは出力
手段、2は液晶表示部、3は電源部、7はモード
スイツチ、ACは商用電源、Bはバツクアツプ電
源、Ryはラツチングリレー、rはリレー接点で
ある。
Figure 1 is an overall circuit diagram of an embodiment of the present invention;
The figure is an external perspective view of the same as above, Fig. 3 is a conceptual circuit block diagram of the main parts of the above, Fig. 4 is a time chart for explaining the operation of the above, and Fig. 5 is a flowchart for explaining the operation of the main parts of the above. Chart, FIG. 6 is a time chart for explaining the operation of the conventional example, where 1 is a timer calculation control circuit, 1a is a clock means, 1b is a memory, 1c is a signal processing means, 1d is a power failure detection means, and 1e is an output means. , 2 is a liquid crystal display section, 3 is a power supply section, 7 is a mode switch, AC is a commercial power source, B is a backup power source, Ry is a latching relay, and r is a relay contact.
Claims (1)
停電時には電池等のバツクアツプ電源より電源が
供給され、計時する時計手段と、日、時、分、秒
等のタイマ動作を行う時刻を記憶するメモリと、
タイマ設定、現在時の設定等を行うためのキー入
力の取り込みや、現在時やタイマ情報等を表示手
段で表示させる表示データを発生させたりする信
号処理手段と、オン信号、オフ信号を発生する出
力手段と、商用電源の停電を検出する停電検出手
段とを少なくとも備えたタイマ演算制御回路を有
するとともに、商用電源の電力で充電される駆動
用コンデンサと、上記オン信号でセツトコイルに
上記駆動用コンデンサの充電電荷が放電され、オ
フ信号でリセツトコイルに上記駆動用コンデンサ
の充電電荷が放電されるラツチングリレーを少な
くとも備え該ラツチングリレーのリレー接点によ
る無電圧出力を発生させる外部出力部を有した電
子式タイマにおいて、停電検出時に出力手段を動
作させて上記オフ信号を発生させるとともにメモ
リ内容の保持、時計手段の計時動作の継続を少な
くとも行わせる停電スタンバイ機能と、商用電源
の復帰時に上記駆動用コンデンサの充電終了後の
タイミングでメモリのタイマ設定内容に基づいて
オン信号又はオフ信号を出力手段より発生させる
復帰機能とを上記タイマ演算制御回路に設けたこ
とを特徴とする電子式タイマ。 Under normal conditions, power is supplied by commercial power,
A clock means that is supplied with power from a backup power source such as a battery in the event of a power outage, and a memory that stores time for timer operation such as days, hours, minutes, and seconds;
Signal processing means that captures key inputs for timer settings, current time settings, etc., generates display data to display the current time, timer information, etc. on a display means, and generates on and off signals. It has a timer arithmetic control circuit that includes at least an output means and a power failure detection means for detecting a power outage of the commercial power source, a driving capacitor that is charged with the power of the commercial power source, and a driving capacitor that is connected to the set coil by the above-mentioned ON signal. The latching relay is provided with at least a latching relay in which the charged charge of the driving capacitor is discharged and the charged charge of the driving capacitor is discharged to the reset coil in response to an off signal, and an external output section that generates a non-voltage output from the relay contact of the latching relay. The electronic timer has a power outage standby function that operates the output means to generate the above off signal when a power outage is detected, retains the memory contents, and continues the clocking operation of the clock means, and a power outage standby function that at least operates the output means to generate the above-mentioned off signal when a power outage is detected, and the above-mentioned drive function when commercial power is restored. An electronic timer characterized in that the timer operation control circuit is provided with a return function for generating an on signal or an off signal from an output means based on the timer setting contents of the memory at a timing after charging of the capacitor is completed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10744585U JPH0120715Y2 (en) | 1985-07-12 | 1985-07-12 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10744585U JPH0120715Y2 (en) | 1985-07-12 | 1985-07-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6216498U JPS6216498U (en) | 1987-01-31 |
| JPH0120715Y2 true JPH0120715Y2 (en) | 1989-06-21 |
Family
ID=30983733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10744585U Expired JPH0120715Y2 (en) | 1985-07-12 | 1985-07-12 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0120715Y2 (en) |
-
1985
- 1985-07-12 JP JP10744585U patent/JPH0120715Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6216498U (en) | 1987-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7933265B2 (en) | Time switch | |
| JP2004140999A (en) | Rechargeable battery coupled with battery charger | |
| JPH0120715Y2 (en) | ||
| JPH0342798B2 (en) | ||
| JPS6041746B2 (en) | electronic clock | |
| US6144622A (en) | Watch comprising sensing and saving means in case of insufficiency of supply source | |
| KR20030059313A (en) | Analog electronic watch having a time reset device following power shortage | |
| JP2000078751A (en) | Power-saving electronic equipment | |
| JP2003130975A (en) | Electronic timepiece and method of controlling the same | |
| JPH0349477Y2 (en) | ||
| JP3706415B2 (en) | Electronic watch with power generation mechanism | |
| JPS5945953B2 (en) | Parent-child clock | |
| JPS6110233Y2 (en) | ||
| JPS6114160Y2 (en) | ||
| JPH0990066A (en) | Electronic clock with power generating mechanism | |
| JP2001186657A (en) | Power saving circuit | |
| JP2573205B2 (en) | Electronic clock with calendar | |
| JPH09304555A (en) | Electronic clock | |
| JPS6215486A (en) | Electronic timer | |
| JPS6242393Y2 (en) | ||
| JPS6244387Y2 (en) | ||
| JPS6215488A (en) | electronic timer | |
| JPS6210717Y2 (en) | ||
| JPS594316Y2 (en) | Electronic clock input switching circuit | |
| JPS6145510Y2 (en) |